JPH03135524A

JPH03135524A - 固体イメージセンサ

Info

Publication number: JPH03135524A
Application number: JP25133790A
Authority: JP
Inventors: Shinji Morozumi; 両角　伸治
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1983-09-20
Filing date: 1990-09-20
Publication date: 1991-06-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は固体撮像素子（固体イメージセンサ）に関する
ものである。

従来固体イメージセンサはラインセンサとエリアセンサ
に大別されており、ラインセンサはファクシミリ等の読
み取り用に又、エリアセンサはビデオカメラ用に用いら
れている。

ラインセンサの主な用途はファクシミリであり、又イン
テリジェントコピーにある。これらの機器の近年の傾向
として、低価格化と、画像処理重視が注目されている。

例えばファクシミリにしても２０万円以下のホーム用の
ものが市場投入されつつある。

ファクシミリにおいては、そのシステム内は読み出し部
（リード・アウト）と記録（プリント）部及び通信系か
ら成るが、記録部はサーマルヘッド等の開発により、又
通信系はＬＳＩの発展により、かなり低コストになる目
途がたってきたが、リード・アウト部は複雑な光学系と
センサ自体がコストが高いので、全体としてコスト高に
なってしまう、従ってこのリード・アウト部を低コスト
でしかも高性能に作り込む技術が必要である。この部分
の低コスト化が可能になると、更にファクシミリ、コピ
ーマシン、プリンタとの有機的な結合によりインテリジ
ェント機能を持たせた万能マシンとしてより高度の機器
が実現できる。このリード・アウト部の低コスト化、高
性能化を可能にするには光学系を簡単にできるようなイ
メージセンサが必要である。

このために近年読み取り対象とイメージセンサを装着さ
せる密着型のセンサが提案されている。

しかし実際には特性が不十分であったり、信頼性が劣っ
ていたり、又外部処理が複雑すぎてコスト的に成立しな
い等の欠点があった。又画像処理の際には、従来の単結
晶基板方式は、Ｓ／Ｎ比が悪く、又結晶欠陥に伴う均一
性の悪さゆえに、きれいな階調性を再現するには大きな
問題をかかえている。

一方、エリアセンサについては、Ｓｉの単結晶基板を利
用した、ｍｏｓｓやＣＣＤ型の固体イメージセンサが登
場するようになった。

第１図は白黒画像をセンシングする一般的なＭＯ８型イ
メージセンサの構成を示している。通常感光セル３は（
ＮＸＭ）のマトリックス・アレイ状に配置される。感光
セル３は電荷読み出し用トランジスタ１とフォトダイオ
ード２により構成されている。

ＭＯＳトランジスタｌのゲート電極は水平選択用シフト
レジスタ７の出力Ｈ＋〜Ｈｎが接続され、読み出し水平
走査位置を選択する。又ＭｏＳトランジスタ１によりＭ
本の水平走査線の中の選択された１ラインに対応するセ
ル３の電荷出力はＮ本の垂直線に伝えられると共にスイ
ッチングトランジスタ４によりビデオシグナルラインｖ
Ｓに転送される。垂直選択用シフ）・レジスタ６は一水
平走査期間内に出力＄１〜３Ｎによりスイッチングトラ
ンジスタ４を順次ＯＮさせて、垂直ラインＶ＋〜ＶＮの
電荷データをシリアルにビデオシグナルラインＶＳに出
力する。

第２図はこの感光セルを、モノリシック半導体で実現し
た場合の断面図である。Ｎ型Ｓｉ単結晶基板１０中にＤ
型のウェル１１を形成、フィールド酸化膜１６、水平走
査信号が印加されるゲート電極１５、ソース・ドレイン
拡散１２，１３、及び垂直ラインをなすＡｌ配線１４か
らなる。Ｎ型ドレイン拡散層１３とＰ型ウェル１１がフ
ォトダイオードを構成する。通常このダイオードには逆
バイアスが印加され、Ｐ−Ｎ接合の底辺層には一定の電
荷が蓄えられる。一定期間に光が入射すると、ダイオー
ドの光電流により蓄えられた電荷が放電する。従ってゲ
ート電極１５によりトランジスタをＯＮさせた時に、垂
直ラインからの電荷充電量が光電流即ち、光量と比例し
、この電荷充電量を各セル毎にシリアルに読み出すと、
光イメージの電気変換が可能となる。

ところが、この方式には重大な欠点がある。１つにはブ
ルーミングと呼ばれる現象であり、強い入射光に対して
は、フォトダイオードに蓄積できる電荷量以上の過剰電
荷が発生し隣接セルや垂直ライン、即ちソース電極１２
に流れ込み、結果として垂直ライン上に画面上白い異状
なラインを形成する。

又他の１つはスミアと呼ばれるものであり、入射光がフ
ォトダイオードのみでなく、トランジスタのチャネル部
や、バルクの下方の方まで入射し、動作上有害となるキ
ャリアを発生させて、結果として画面を白くにじませて
しまう。このブルーミングやスミアは、構造を複雑にす
ることや、平面的なパターンにおけるルールをきびしく
すること、又外部のセルスアンブ周辺を複雑にして逃れ
る等、むずかしい手段により低減は可能であるが、基本
的に全くなくなることはない。このことが、固体撮像素
子の性能を低下させ又コストを増大させる大きな要因と
なっていた。

従って本発明の目的は、ラインセンサやイメージセンサ
の低価格を実現することであり、他の目的は、Ｓ／Ｎや
均一性、ブルーミング、スミア等の従来の低レベルの性
能を改善することにある。

本発明は、感光セルを全て薄膜化、即ち薄膜トランジス
タと薄膜感光素子で構成することにより上記の目的を達
成するものである。

第３図は、本発明の感光セルの１単位を表わした回路図
であり、第４図は第３図の感光セル１単位の構造例を示
したものである。

第３図に示されるセル選択用トランジスタ１７は薄膜ト
ランジスタ（ＴＰＴ）で構成され、又感光素子１８は薄
膜感光膜を使用しており、容量としても用いられ、これ
らはガラス等の絶縁基板上に構成されている。

第４図は本発明の構造例を感光セル１単位について示し
たものである。

絶縁性基板２０上に酸化膜２１を形成した後、薄膜トラ
ンジスタを形成する多結晶Ｓｉ薄膜を形成しパターニン
グを行ない、ソース・ドＩツイン・チャネル部２２．２
３．２４となる薄膜アイランドを形成する。

つぎに、ゲート絶縁膜を形成後、薄膜トランジスタのゲ
ート電極２６を形成し、その後層間絶縁膜２５を形成し
、ソース・ドレイン部２２．２３とのコンタクトホール
を開孔後Ａ１配線層をつけてバターニングし、垂直ライ
ン２７とセル下部電極２８を形成する。

ＴＰＴの薄膜半導体材料としては、多結晶、あるいはア
ニールにより結晶成長させたラージグレイン多結晶シリ
コン薄膜がよい。

その後全面に感光体膜であるアモルファスＳｉ薄膜をつ
けて、その上に上部電極となる透明導電膜層２９を形成
する。

薄膜感光体膜であるアモルファスシリコンによって形成
される感光素子２０は、光電変換素子であると同時に第
３図の回路図の１８で示されるように電荷の蓄積容量と
しても用いられている。

感光体膜として最も特性が優れているのは、アモルファ
スシリコン膜（ａ−Ｓｉ）である。

ａ−Ｓｉ膜は通常プラズマＣＶＤ法で形成され、暗電流
は非常に小さく、光電流が大きく、又光に対する応答ス
ピードがよい。構成としては真性（不純物をドープしな
い）層を用いて、上部電極（ＩＴＯ等）とショットキー
接合を形成すると、光応答スピードは、１０μｓｅｃ以
下も可能となり、高速読み取りを実現できる。

また、上部電極からＰ−ｉ−Ｎ層とする３層のａ−Ｓｉ
膜にすると、更にうすい膜厚（５０００人前後）でも使
用可能となり、電荷の蓄積容量が増大し、信号電荷量を
大きくとれるという利点があり、第３図の１８で示され
るように電荷の蓄積容量として用いたときに十分な特性
が得られる。

感光薄膜３０は上下の電極材料により、単なる感光抵抗
素子となったり、又はＰ−Ｎ接合となったりするが、い
ずれにしても光を感知して、光電流を発生せしめ、又暗
所にてはインピーダンスが非常に高くなる性質があれば
よい。

第４図の方式で下部電極２８と上部電極２９の短絡を防
ぐために電極２８に用いる材料は、ａ−８ｉ膜等の感光
体膜３０に、拡散しないで、かっ平坦、又Ｓｉとコンタ
クトが良好にとれる材料が要求される。Ａｌ−Ｓｉ−Ｃ
ｕは、ヒルロックが少なく、又１０００〜５８００Ａで
あれば凹凸がなく、又コンタクトも良好にとれるよい材
料である。

第５図は本発明の他の構造例であり、第４図の構造にお
けるＴＰＴのドレイン例からＡ１電極で引き出して、下
部電極２８を構成するものに対し第５図ではドレインの
半導体膜をそのまま下部電極となすものである。

第５図のように下部電極５２が多結晶シリコンであれば
このような問題は自動的に回避される。

即ち多結晶シリコン中の不純物は、低温で拡散すること
はないので、上下の電極が短絡することは避けられる。

この感光セルは第１図のエリア、イメージセンサや後述
のラインセンサに応用するものである。

本発明の利点としてまず、基板が絶縁物であることによ
り入射した令分の光は下部に送通し、単結晶シリコンの
ようにキャリアを発生させることはない。

又感光体は薄膜素子として基板上部に存在するので飽和
光量を越えても、垂直ライン側へ又は隣接セルへ影響す
ることは全くない。即ち従来半導体のバルク部分で発生
する余剰のキャリアにより起因するブルーミングやスミ
アは、トランジスタを薄膜化して絶縁物の上に形成し更
に感光部も薄膜化して積層することにより防止できるこ
とになる。この結果、従来ブルーミングやスミアを防止
するために構造的に複雑であり、従って製造プロセスが
複雑であったが、本発明の方式ではシンプルな構造即ち
低コストで高性能な感光特性のイメージセンサが実現で
きる。

又従来周辺回路はＮ−ＭＯＳトランジスタにより構成さ
れており高速転送のためにかなりの消費電力であり発熱
による特性シフトが大きな問題であった。しかし本発明
の方式ではプロセス、構造が簡単になることにより、周
辺回路をＣ−ＭＯＳ化して高速かつ低電力のシフトレジ
スタ等を作り込め、従って、発熱による特性シフトが解
決でき本発明の前述のように、イメージセンサを構成す
る感光セル部の選択用トランジスタを薄膜トランジスタ
とすると共に感光膜も薄膜化することにより、ブルーミ
ングが３０〜４０ｄＢ、又スミアも２０ｄＢは低下させ
ることが可能となると共に薄膜化した感光膜の実効面積
が向上し、飽和光量が６ｄＢ増加、又光吸収率がアモル
ファス化して単結晶シリコンより高くなることにより感
光特性が１０〜２０ｄＢ向上し、結果どして光センシン
グのダイナミックレンジが従来より３０〜４０ｄＢ改善
される。又同時に周辺回路の０ＭＯ３化を行なうことに
より２／３インチ光学系の４００ＨＸ３００Ｖ構成のイ
メージセンサにおいて、従来２００ｍＷであったものが
３０ｍＷにまで消費電力を低減できた。

この方式の特徴は、（１）感光体として暗電流が小さく、光吸収係数の大き
なアモルファスシリコン薄膜を用いると光感度が大きく
、特にエリアセンサでは暗い室内から明るい屋外まで広
い範囲での撮像が可能になる。又感光体が薄膜化すると
、トランジスタの上域まで感光体の面積を広げられるの
で上記と同様の効果が生じる。

（２）セル選択用トランジスタや周辺部のトランジスタ
は、スイッチングスピードは早く、又光に対しては非常
に鈍感である必要がある。もしこのトランジスタに光が
照射された時、キャリアを生成しやすい材料はトランジ
スタにリークをもたらし、保持電荷を放電させて、像が
破壊される。

本発明は、チャネル移動度が高く、又光吸収係数の非常
に小さい多結晶シリコンをチャネル材料に用いる。

従って、本発明は感光体として、移動度の低い（暗電流
の小さい）、又光電流の大きいアモルファスシリコン膜
、トランジスタとして移動度の大きい、又光電流の小さ
い多結晶シリコン膜を用いる。

本発明の感光セルをライン・センサにも当然応用できる
。

第６図は本発明に用いるラインセンサのブロック図であ
る。エレメント６８がライン状にＮビット配置されてお
り１つのエレメントはスキャン回路６１、スイッチング
回路６２、感光部６３からなる。スキャン回路６１は基
本的にはシフトレジスタであり、スイッチング回路６２
のスイッチングトランジスタ６４のゲート人力６５に入
力され、トランジスタ６４のＯＮ−〇ＦＦをコントロー
ルする。エレメント６８内のスイッチング回路６２を感
光部６３が前述の感光セルに相当する。基本動作は感光
部６３内に蓄えられた電荷の、照射される光量に応じた
放電量をスイッチングトランジスタ６４がＯＮすること
により出力ラインＶｏに読み出される。Ｎビットのセル
が順次スキャン回路により読み出され、各セルのシリア
ル・データとして出力ラインＶｏに現われる。この結果
各セルに照射された光量に比例して電気正に変換される
ことになる。本発明の特徴はトランジスタを含めて、全
ての素子が薄膜で形成されやことにある。

第７図はこの回路の具体例であり、６１はシフトレジス
タ、６２はスイッチング回路であるトランジスタ、６３
は感光セルである。

７０はクロックラインであり、７１はデータ入力ライン
、７２はフリップ・フロップ、７３は薄膜トランジスタ
、７４は光電変換素子、７５は容量である。

第８図は各部の動作波形を示しており、シフトレジスタ
列の各出力Ｑ１〜ＱＮが順次出力されると、スイッチン
グトランジスタが順次選択されることに応じて充電電流
が出力ラインに出てくる。このピーク値が各セルの光量
に対応するので、ローパスフィルタやピークホールド回
路を通すことにより、光量に比例した信号レベルが得ら
れる。

第９図は本発明のスイッチングトランジスタと感光部の
具体的実現例であり、　（イ）は（ロ）のＡＢ断面を示
す。ガラスやセラミックス等の材料からなる基板８１上
に多結晶シリコン薄膜をデポジットしてバターニングす
ることによりソース８４、チャネル８３、ドレイン８２
領域を形成する。

その後熱酸化又はＣＶＤ法によりゲート絶縁用のゲート
膜８５を形成し、更に例えば多結晶シリコン等のゲート
電極材料をデポジットしてバターニングしてゲート８６
を形成する。そしてイオン打込法によりソース・ドレイ
ン電極８２．８３としてＰ型又はＮ型域を作る。その後
層間絶縁膜、例えばシリコン酸化膜８１をＣＶＤ法で形
成しコンタクトホール８７，８３を開孔し出力ラインと
なるＡ１配線層と感光層の下電極のＡ１層８９を形成す
る。そして全体にアモルファスシリコン等の感光体層９
０をプラズマＣＶＤ法でデポジットして、その上に感光
体の上電極となる透明電極層９２を形成する。感光体層
９０は光が照射しない状態では暗電流はＩＰＡ以下であ
り、光に対しては数Ｐ　Ａ　／　１　ｘに設定しておく
。この方式は感光体とキャパシタが両方兼ねて形成され
るのが利点である。

感光体層９０としてアモルファスシリコンを用いると暗
電流が非常に小さく、又光電流が多いのが特徴でこの光
読みとり用に向いている。第１６図はこのアモルファス
シリコン膜の感光特性の代表例であり、照度１１ｘ（１
ルツクス）以下まで用いることができることが特徴であ
る。

第９図のように感光体層を、たて型（膜垂直）導電タイ
プの特長は感光体層、及び上部電極のエツチング・オフ
が不要で、単に膜をデポジットすればよいという簡単さ
にある。

第１０図は本発明の他の方式例である。これは感光体層
を横型（膜水平）導電タイプを用いるものである。（イ
）はく口）のＣＤ断面であり、形成プロセスに従って説
明する。基板１０１上にトランジスタとキャパシタを形
成するシリコン薄膜をＣＶＤ法で形成する。その後電荷
蓄積用キャパシタの下部電極部１０４にはＮ又はＰ型層
をイオン打込みにより形成しておく。

その後多結晶シリコン等のゲート電極１０６とキャパシ
タの上部電極１０７を形成してから、更にもう１回イオ
ン打込みを実施するとＮ又はＰ型のソース域１０２、真
性領域のチャネル部１０３、ドレイン域１１１とゲート
電極１０６よりなるスイッチングトランジスタ部と下部
電極１０４、上部電極１１２と絶縁膜１０５からなるキ
ャパシタが形成される。

その後層間絶縁膜１０８をデポジットしてからコンタク
トホール１１０．１１１．１１２を開孔し、出力ライン
となるＡ１配線１１３と感光体層１０９を形成する。感
光体層はＣｄＳやアモルファスシリコン等の光に対して
敏感な半導体材料であり、キャパシタと並列に配置され
ている。この結果光が照射されていない時は感光体層１
０９は非常に高抵抗であり、キャパシタに蓄積された電
荷を放電することはないが、光が照射されるとキャパシ
タの電荷を放電するので、スイッチングトランジスタが
ＯＮした時充電電流を生じることになり、この結果光量
が電気量に変換される。

この第１０図に示す方法の特徴は、感光体膜を横型導電
性として用いることにより、上下の電極が不要となるこ
とと、膜のピンホールが多くても使用可能なことと、膜
のピンホールが多くても使用可能なことにある。

本発明の他の実現例として、感光体としてトランジスタ
をそのまま用いる方式であり、構造は最も簡単なことが
特徴である。

第１１図はこの方式の回路図であり、トランジスタ１１
６が感光体として動作する。第１７図はこのトランジス
タの光特性を示しており、光電流値はゲート電圧Ｖａに
より制御することができる。

第１１図は一番簡単な使用例としてＶａ＝０の状態であ
る。

第１２図は第１１図の実現例であり、（イ）は（ロ）の
ＥＦ断面である。基板１２０上にトランジスタを形成す
る第１層目のシリコン薄膜を形成後バターニングして、
その上に熱酸化法等によりゲート絶縁膜１２８を形成し
、その後ゲート電極１２６．１２７を形成してＮ型又は
Ｐ型のイオン打込み法によりトランジスタのソース域１
２１、チャネル部１２２、ドレイン１２３、感光体チャ
ネル１２４、固定電極１２５を形成する。この後層間絶
縁膜１２９を形成し、コンタクトホール１３３．１３４
，１３５を開孔してからＡ１層よりなる出力ライン１３
０、光遮蔽層１３１、固定電位ライン１３５を形成する
。

この方式で感光体域はトランジスタのチャネル１２４で
あり、キャパシタはゲート電極１２７とドレイン域１２
３との間の寄生容量をそのまま利用する。

本発明に用いるスキャン回路はある程度の速いスピード
が要求される。例えばエレメント数が１０００で、読み
出しサイクルが１ｍ５ｅｃとすると、スキャン・スピー
ドはＩＭＨｚである。このためスキャン回路は高速で動
作可能のシフトレジスタと、それを構成するトランジス
タが要求される。

第１３図はＣ−ＭＯ３構成のスキャン回路の１例であり
、１工レメント分を示している。Ｐチャネル薄膜トラン
ジスタ（Ｐ−ＴＰＴ）１４０〜１４３とＮチャネル薄膜
トランジスタ（Ｎ−ＴＰＴ）１４４〜１４７により形成
される。

第９図はこの０ＭＯ３−ＴＰＴの構造例であり、基板１
５０上に第１層目のシリコン薄膜１５１を形成後、ゲー
ト酸化膜１５２を形成、この後ゲート電極１５３を形成
する。この後Ｐチャネルトランジスタ１５４にはボロン
イオンを、Ｎチャネルトランジスタ１５５にはリン又は
ヒ素イオンを打込むと各々のトランジスタができる。

このようにＴＰＴの場合、従来の単結晶ウェハによるイ
メージセンサに比し、単にイオン打込み工程を１回のみ
追加するとモノチャネルデバイス（Ｎ−ＭＯＳ又はＰ−
ＭＯＳ＞から０ＭＯ３ができることが大きな特徴である
。これは１つにはチャネル領域がＰ型でもＮ型でも不純
物を含まない真性領域を共通に用いていることによる。

本発明に用いるトランジスタ（ＴＰＴ）はスキャン回路
においても、スイッチングトランジスタにおいてもスピ
ードが要求され、即ちトランジスタの特性を改良する必
要がある。本発明に用いるトランジスタ部の形成プロセ
スの１例として熱酸化膜をゲート絶縁膜として用いると
良好なトランジスタ特性が得られる。

第１層目のチャネル部とソース・ドレインを構成する不
純物を含まないシリコン薄膜を減圧ＣＶＤ法により５７
０℃のデポジション温度にて２０００〜５０００人形成
し、パターニングの後、１１００℃〜１１５０℃にて０
２雰囲気で熱酸化して約１５００Ａの良好なゲート絶縁
膜を形成すると同時に第１層目のシリコン薄膜のドレイ
ンを成長させて良好な多結晶とさせる。この後Ｎ°ドー
プされた多結晶シリコンのゲート電極を形成し、その後
ゲート電極をマスクにしてＰイオンを１×１０１５／ｃ
ｍ２のドープ量で打込むとチャネルのみ真性領域として
残る。この後、Ｈ２プラズマ処理を実施すると特性がよ
り改良される。

第９図、第１０図の方式において感光体膜としてアモル
ファスシリコンを用いる際、水素ベースのプラズマＣＶ
Ｄで行なうと、同時にＴＰＴもＨ２プラズマ処理が自動
的に施される。又第１２図の方式でも別個に行なうこと
は可能である。

又本発明に用いるトランジスタは、光が照射された時、
オフしているトランジスタチャネル中でキャリアが形成
されて、ソース・ドレインに流れ込む光電流を極力抑え
る必要がある。多結晶シリコンはもともと光吸収は少な
いが、更に小さくする方法として、チャネル部の多結晶
シリコン層の厚みを薄くすると効果が大きい。

又薄くすることにより、同時にゲート電極の印加電圧に
よる空乏層の広がりが閉じ込められるので、オンした時
の実効キャリアを増加させて実効移動度を改善する。即
ちチャネル部の多結晶シリコン薄膜を薄くすることによ
り、ＯＦＦ時の光によるリーク電流を低減させ、０８時
の電流を増大させる。実験によれば、約３０００Ａ以下
、２６００人程度以下この効果が見出せる。

第１５図はこのような効果を相乗させて形成したトラン
ジスタの特性例であり、多結晶シリコンは約１５０ＯＡ
の厚み、さらに水素プラズマ処理をしである。暗時の特
性は（Ａ）、３万ｌ×下で（Ｂ）となっており、キャリ
ア移動度は約５０ＣＷ２／Ｖ−５ｅｃと非常に大きく、
又光流は１゜０１ｘ程度だと″“０°°に等しく非常に
小さい。

このトランジスタを用いて構成したスキャン回路に用い
るシフトレジスタは約１０〜２０ＭＨｚで動作し、十分
な高速性が得られる。又スイッチングトランジスタのス
イッチングスピードは３０ｎｓｅｃである。

本発明は前に述べたように薄膜トランジスタによりスキ
ャン回路、スイッチング回路を構成し、更に薄膜感光体
を感光体層として用いるものであり、ラインセンサの応
用について考えると次の利点がある。

（１）絶縁物基板上に簡単なプロセスにより構成される
ので、単結晶シリコンのようにサイズ的な制限がなく、
１０ｃｍ〜３０ｃｍの密着型センサが可能になり、低コ
スト化が実現する。

（２）スキャン回路とスイッチング回路を内意すること
により外部との配線はたかだか１０本位で済み、実装コ
ストが大幅に低減される。又出力ラインは絶縁物上に配
置されるので浮遊容量が非常に小さく、出力信号の振幅
が使用電源電圧までとれ、Ｓ／Ｎが大幅に改善されると
共に後続に複雑なアンプがなくても十分なシグナルレベ
ルが保証され、印画される像がきれいになる。

（３）トランジスタとして多結晶シリコンＴＰＴの採用
により、スイッチングのスピードが向上し、又信頼性、
安定性が大幅に改善される。又０ＭＯ３化が容易である
のでスキャン回路に応用すると動作スピードや消費電力
に良好な値が得られる。又プロセスが簡単であり、低コ
スト化が容易である。

（４）感光体層が薄膜化されるので、単結晶シリコンの
ようにライフタイムの分布による感光バラツキが押えら
れ、センサのライン方向の感度分布が大幅に低減する。

（５）出力ラインの配線及びトランジスタは絶縁基板上
に配列されており、従って寄生容量は非常に小さく、感
光セルの信号電荷を読み出す時、電圧振幅が大きくとれ
る。従来の単結晶シリコンでは寄生容量が大きく、それ
故に出力振幅が小さく場合によっては信号よりノイズの
方が大きいこともあった。本発明はこの改善は大きくで
き、良好なＳ／Ｎが得られる。

第１８図はこのような良好な特性を生かして、カラーフ
ァクシミリやカラーコピー用のカラーイメージ、ライン
・センサへの応用ブロック図である。第１３図、第１４
図で示されるようなスキャン回路１８０、又その出力に
より選択されるＮ個の感光セルアレイ１８１〜１８４、
チャージトランジスタペア１８７，１８８、ソースフォ
ロアバッファとなるトランジスタ１８９、抵抗１９０か
うできている。感光セルアレイはカラーの色分解のため
感光体の上部にシアン（Ｃｙ）、イエロー（Ｙｅ）のよ
うなカラーフィルタを上部に有する。

フルカラー分解にはＲ，Ｇ、　　Ｂ系でもよいがいずれ
にしてもＢ系例必要である。又感光セルアレイ１８６は
ダミーであり、ダークの状態を適格にレベル把握を行な
い、Ｓ／Ｎを向上するため信号からダークレベルを差し
引く信号を出力する。実際にはダミーセルとしては、上
部を黒で覆うが、又は感光部なしのトランジスタのみで
構成される。

第１９図はこの回路の動作を示しており、Ｑ、−１＋　
Ｑｎ＋　Ｑｎ、＋はスキャン回路の出力である。出力ラ
インＶ。ｌ−ｗ　Ｖ　０３はチャージクロックφ。によ
り時分割で信号を読み出す。この時感光部の印加電圧Ｖ
に対し、出力ラインの寄生容量をＣＬ、感光セルの容量
をＣＴとすると、出力の最大振幅は（Ｖ　Ｘ　ＣＴ　／
　Ｃｔ　）で与えられる。チャージトランジスタ１８８
のペアとなるノイズキャンセル用のトランジスタ１８７
は、充電ロックφ。の逆相Ｔ０を印加することによりφ
。のノイズが出力ライン■。に混入するのをキャンセル
する。従ってトランジスタの一方の電極はオーブンとな
る。この時分割で充電−読み出し式の特徴は、読み出し
た振幅が、一定期間係てることにあり差動増幅器１９０
の働きにより、各信号はダミーラインを用いて不要成分
のキャンセルを確実に行なわせる上で有効である。

このように本発明によれば、次の効果が期待できる。

（１）全ての素子が絶縁体上に薄膜化して形成できるの
で、従来のＳｉ単結晶のように、バルク中に性能低下を
防止するための複雑なプロセスを排除できる。又絶縁基
板は基本的に大サイズを可能にしてくれる。この結果イ
メージセンサの低価格化が実現できる。

（２〉全ての素子が絶縁体上に形成されるので、出力ラ
インの寄生容量は大幅に減少し、その結果従来大問題で
あったＳ／Ｎが著しく改善される。

又前述のように電荷の干渉がないのでブルーミング、ス
ミア等が大幅に改善される。又感光特性は薄膜の性質に
より決定され、均一性は改良できる。

この結果、センサとしての性能は飛躍的に改善されるこ
とになる。

【図面の簡単な説明】

第１図は従来のイメージセンサの構成を示す図、第２図
は第１図の構造を示す図である。６，７はシフトレジス
タを示す。第３図は本発明の感光セル部を示す図、第４図、第５図
はその構造例を示す図である。第６図は本発明に用いる固体イメージセンサのブロック
図で、第７図はその具体的回路図であり、更に第８図は
その動作波形を示す図。第９図（イ）（ロ）、第１０図（イ）（ロ）、第１２図
（イ）（ロ）は本発明の具体的構造例を示す図であり、
第１１図は第１２図の回路図である。第１３図はスキャン回路の１例を示す図であり、第１．
４図はＣＭＯ３ＴＰＴの構造例を示す図で西る。第１５図は本発明に用いるＮ−ＴＰＴの特性例を示す図
、第１６図は感光体層の光特性を示す図、第１７図はＴ
ＰＴを感光体として用いる場合の光特性を示す図である
。第１８図は本発明をカラーイメージ、ラインセンサへの
応用例を示す図であり、第１９図はその動作波形を示す
図。第１図以上

Claims

【特許請求の範囲】

（１）薄膜トランジスタと、該薄膜トランジスタに接続
された光電変換素子を同一基板に有してなり、該薄膜トランジスタは非単結晶シリコンで形成されてな
り、該光電変換素子はアモルファスシリコンを第１電極
及び第２電極により挟持してなり、該薄膜トランジスタ
のソースまたはドレイン電極が、該光電変換素子の第１
電極となることを特徴とする固体イメージセンサ。
（２）該光電変換素子の第１電極は、Ａｌ−Ｓｉ−Ｃｕ
よりなることを特徴とする請求項１記載の固体イメージ
センサ。
（３）該光電変換素子の第２電極は、ＩＴＯ等からなる
透明電極であることを特徴とする請求項１記載の固体イ
メージセンサ。
（４）該薄膜トランジスタのチャンネル部の膜厚が約３
０００Å以下であることを特徴とする請求項１記載の固
体イメージセンサ。