JP3484340B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP3484340B2 JP3484340B2 JP06506398A JP6506398A JP3484340B2 JP 3484340 B2 JP3484340 B2 JP 3484340B2 JP 06506398 A JP06506398 A JP 06506398A JP 6506398 A JP6506398 A JP 6506398A JP 3484340 B2 JP3484340 B2 JP 3484340B2
- Authority
- JP
- Japan
- Prior art keywords
- blocking diode
- layer
- photodiode
- sensor element
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
とブロッキングダイオードを積層した構造を有するセン
サ素子をマトリックス状に配列した高解像度な2次元イ
メージセンサに関する。
置では、小型化するために密着型イメージセンサの開発
が長年試みられてきた。このセンサは、原稿と1対1に
対応するエリアセンサであり、従来のCCDやMOS型
のICイメージセンサのように縮小レンズ系が不要で、
装置の大幅な小型化が図れる。
ンーテルル系非晶質半導体、硫化カドミウム、水素化ア
モルファスシリコン(以下、a−Si:Hと略す)等が
報告されている。これらの材料では、すべて大型のイメ
ージセンサを形成する上で必要な大面積に一様な薄膜を
形成することができ、可視光に対する感度が高い薄膜材
料である。
公害材料であり、可視光全域にわたって高い感度を示
し、光応答速度が速く、高抵抗であるため、高速、高解
像度のカラーイメージセンサに適した材料である。この
a−Si:Hを密着型イメージセンサに適用する場合、
a−Si:Hセンサ素子をシリコンMOS FETのス
イッチング素子で代表される薄膜半導体素子と組み合わ
せて用いられてきたが、従来のa−Si:Hを用いた電
界効果型薄膜トランジスタ型に比べて、読み取り速度が
速く、高解調のセンサ素子を実現できるPIN型フォト
ダイオードを光電変換素子とした画像読取装置が注目さ
れている。
取り動作中に光が入射される選択されたフォトダイオー
ドの周囲のフォトダイオードに、相互間の電気的な結合
が生じることにより光起電力が発生し、その結果選択さ
れたフォトダイオード以外のフォトダイオードに漏れ電
流が流れ、これが出力電流に上乗せされ、正確な出力を
取り出せないことがある。
キングダイオードをフォトダイオードに直列に接続すれ
ばよい。例えば、特公昭62−57261号公報には、
PIN型フォトダイオードおよび漏れ電流防止ダイオー
ド(ブロッキングダイオード)を連続的に積層してなる
非晶質半導体層をセンサ素子として用いたイメージセン
サが開示されている。このセンサ素子がライン状に配置
された構造において、走査回路で各ラインを電圧制御す
ることにより、選択されたフォトダイオードの出力を取
り出す。このとき、ブロッキングダイオードの働きによ
り、他のフォトダイオードによる出力が選択されたフォ
トダイオードの出力の上に乗るのを防止して、正確な出
力を取り出すことができ、オン/オフ比が103以上に
なる特性が得られ、画像等の読み取りが容易に行える。
て、マトリックス構造を有するイメージセンサにおい
て、フォトダイオードからなる光電池(センサ素子)の
制御回路が特開平9−50342号公報に記載されてい
る。これは、選択されている光電池の座標点のみを確実
に検出するために、同一ライン上にある他の光電池に漏
れ電流が発生しないようなバイアス電圧を印加すること
によって、所望の光電池からの出力の取り出しを行うと
いうものである。
ードとブロッキングダイオードからなるセンサ素子をマ
トリックス状に配列した場合、このセンサ素子は、図1
3に示すI−V特性を持っており、同一ライン上にある
他のセンサ素子に漏れ電流が発生しないようにするため
に、オフ電圧が図中のAとなるように各センサ素子に印
加する制御を行う。オフ電圧を正確に印加しないと、選
択されたセンサ素子と同一ライン上にあるこれ以外の他
のセンサ素子から生じた漏れ電流が大きくなり、選択さ
れたセンサ素子にも流れて、個々のセンサ素子の信号電
流だけを取り出すことができなくなる。
ば、オフ電圧を個々のセンサ素子の開放電圧近傍(図1
3のAの位置)に正確に制御しなければならない。例え
ば、この制御誤差がA−0.05<A<A+0.05の
幅をもつと、発生する漏れ電流は最大で次のようにな
る。
当するため、任意のセンサ素子からの信号電流を取り出
して画像を読み取ることは不可能となる。
センサ素子において、個々のセンサ素子の出力を取り出
すためには、同一ライン上の他のセンサ素子で発生する
漏れ電流を信号電流に比べて十分小さく抑え込む必要が
ある。すなわち、所望のS/N以上になるように漏れ電
流を抑え込むことが最低条件となる。もちろん、センサ
素子において、ノイズ源はこの漏れ電流以外にも存在す
るが、デバイス設計の際には他のノイズをなくすことよ
りも漏れ電流の大きさをできるだけ抑制した方が有利で
ある。しかしながら、センサ素子の面内分布から考える
と、漏れ電流を抑制するために同一ライン上にある各セ
ンサ素子に正確にオフ電圧(開放電圧)を印加すること
は非常に困難である。
クス状に配列されたセンサ素子に対して、同一ライン上
の他のセンサ素子の漏れ電流を小さく抑え込むことがで
きる構造にすることにより、個々のセンサ素子の出力を
容易に取り出すことができるイメージセンサの提供を目
的とする。
段は、フォトダイオードとブロッキングダイオードとい
う逆方向のダイオードを積層形成する構造のセンサ素子
に対して、ブロッキングダイオードで発生する光電流を
抑えることによって選択されたセンサ素子以外のセンサ
素子からの漏れ電流を小さく抑え込み、マトリックス状
に配列されたセンサ素子における個々のセンサ素子の信
号電流の読み取りを可能にするものである。
がブロッキングダイオードの空乏層より厚くされる。具
体的には、フォトダイオードがa−Si:Hからなる場
合、その空乏層の膜厚が100nm以上3000nm以
下とされ、ブロッキングダイオードも同じくa−Si:
Hからなる場合、その空乏層の膜厚が5nm以上50n
m以下とされる。これによって、フォトダイオードでは
光の吸収量が多くなり、ブロッキングダイオードでは光
の吸収量が少なくなって、フォトダイオードで発生する
信号電流に比べてブロッキングダイオードで発生する漏
れ電流を小さく抑えることができる。したがって、選択
されたセンサ素子と同一ライン上にある他のセンサ素子
の漏れ電流の影響を軽微にして、個々のセンサ素子の出
力を容易に取り出すことができる。
グダイオードとの間にあるドープ層の膜厚を20nm以
上150nm以下とする。これによって、入射光がブロ
ッキングダイオードに到達する前にドープ層において吸
収されるので、ブロッキングダイオードで発生する漏れ
電流を小さく抑えることができる。
光を遮断することによっても、ブロッキングダイオード
で発生する漏れ電流を小さく抑えることができる。その
ためには、フォトダイオードとブロッキングダイオード
との間に、遮光膜を設ける。さらに、この遮光膜に反射
膜としての機能を与えれば、フォトダイオードにおける
信号電流を増加させることができ、信号電流と漏れ電流
の比を向上できる。
施形態のイメージセンサを図2に示す。イメージセンサ
は、フォトダイオード1およびブロッキングダイオード
2が積層された構造を有するセンサ素子3をマトリック
ス状に配列したもので、原稿等の平面的な画像に対応す
るエリアセンサとして用いられる。
イミド樹脂、ガラス等の絶縁基板4上に間隔をあけて互
いに平行に形成された第1電極5と、第1電極5上に形
成された漏れ電流防止用第1半導体層を構成するブロッ
キングダイオード2と、ブロッキングダイオード2上に
形成されこれとは逆極性の光電変換用第2半導体層を構
成するフォトダイオード1と、フォトダイオード1上に
第1電極5とは直交する方向に間隔をあけて互いに平行
に形成された透光性の第2電極6とを備え、これらが重
なり合うことによって形成される。
ンサ素子3以外にバイアス印加回路10、出力回路1
1、画像処理回路(図示せず)等を有している。なお、
図面では第1電極5および第2電極6が4本ずつ設けら
れ、センサ素子3が16個設けられた場合を示している
が、それぞれの個数はこれに限るものではない。
電圧を発生させるバイアス電圧発生器12、各第1電極
5に対応するNo.1〜4のラインに接続されたスイッ
チ13およびスイッチ13の切換えを所定のタイミング
で行う制御回路(図示せず)を備えている。スイッチ1
3を切換えることにより、信号電流を取り出したいセン
サ素子3を含むラインにはオン電圧、例えば−0.5V
が印加され、他のラインにはセンサ素子3が光電変換素
子として作用しないようにオフ電圧、例えば1.0Vが
印加される。
A〜Dのラインに接続されたスイッチ14、増幅器15
およびスイッチ14の切換えを所定のタイミングで行う
制御回路(図示せず)を備えている。スイッチ14を切
換えることにより、信号電流を取り出したいセンサ素子
3を含むラインが増幅器15と接続され、オン電圧が印
加されたセンサ素子3からの信号電流が増幅器15に入
力され、他のラインは接地される。すなわち、バイアス
印加回路10と出力回路11の作動により、1個のセン
サ素子3が選択されることになる。
極からなり、上部の第2電極6はITO等の透明導電膜
からなり、光は上方から入射する。フォトダイオード1
およびブロッキングダイオード2は、例えばa−Si:
Hを用いたPIN型フォトダイオードからなる。
1で発生する信号電流をブロッキングダイオード2で発
生する漏れ電流より大きくして、(信号電流/漏れ電
流)の比を所望の値より大きくするために、センサ素子
3では、フォトダイオード1中の空乏層がブロッキング
ダイオード2中の空乏層より厚くされた構造となってい
る。このことをセンサ素子3がTa/a−Si:H
(p)/a−Si:H(i)/a−Si:H(n)/a
−Si:H(i)/a−SiC:H(p)/ITOの順
に積層して形成される場合について説明する。
がって形成されており、i層がa−Si:Hである場
合、入射光を充分に吸収するためには膜厚が100nm
以上必要である。また、膜厚を3000nm以上にする
と、センサ素子3を作製することが困難となる。したが
って、フォトダイオード1のi層の膜厚は、100〜3
000nmが適している。
1と同一材料のa−Si:Hでブロッキングダイオード
2を作製する場合においては、製造装置が同一のもので
よく、平易となる。しかし、a−Si:Hでは空乏層内
に欠陥(ギャップ内準位)が多いため、ブロッキングダ
イオード2の空乏層をフォトダイオード1の空乏層より
も薄膜化していくと、空乏層内にトンネル電流を生じ易
いという欠点が生じる。もちろん、他の材料としてa−
SiC:H等の光吸収量の小さい材料を用いることも可
能であるが、その場合には空乏層内の欠陥がa−Si:
Hに比べて多くなるので、空乏層の薄膜化がより困難に
なることを考慮して、この膜厚を決めればよい。また、
逆にブロッキングダイオード2でのダイオード特性を確
保するためにi層を厚膜化する場合においても、フォト
ダイオード1と一連のプロセスで形成するという性格
上、光電流を発生させないという制限が生じ、ブロッキ
ングダイオード2の空乏層での光吸収量が入射光量の1
%以下とすると効果的である。この場合、a−SiC:
H等の光吸収量の小さい材料は光電流の発生抑制には効
果的である。この双方を考慮して、ブロッキングダイオ
ード2の材料と膜厚は選択されるべきである。
膜厚に対する白色灯のスペクトルでのフォトダイオード
1の光の吸収量(αphoto)とブロッキングダイオード
2の光の吸収量(αblock)との比を求めたものを示
す。この比は、フォトダイオード1で発生する光電流と
ブロッキングダイオード2で発生する光電流との比に相
当する。この図より、信号電流と漏れ電流の比がS/N
=103以上となるためには、ブロッキングダイオード
2のi層が50nm以下であることが必要であることが
わかる。
空乏層(i層)の厚さ依存性を評価した図である。この
図より、ダイオード特性は空乏層が5nmから発現す
る。したがって、ブロッキングダイオード2のi層の膜
厚は、5〜50nmが適している。
ッキングダイオード2の窓層にもなっており、このフォ
トダイオード1のn層と第2電極6の反射光を遮るブロ
ッキングダイオード2のp層の吸収量が問題となるが、
ここでは導電率が高いn層、すなわちブロッキングダイ
オード2とフォトダイオード1の間にあるドープ層を吸
収層として150nmまで厚膜化した。理想的には、入
射光をブロッキングダイオード2のi層に入射しない程
度に吸収できるようにこのn層を厚膜化すればよいが、
150nm以上積層すると、ブロッキングダイオード2
が非常に薄いため、ブロッキングダイオード2の空乏層
内にp,nドーパントの拡散が起こり、ダイオードがリ
ークしてしまう。また、ドープ層であるn層が20nm
以下では、本来のn層としての機能を果さなかった。こ
のことから、両ダイオード1,2の中間に位置するn層
は20〜150nmに設定しなければならない。なお、
ブロッキングダイオード2のp層の膜厚は、第2電極6
まで到達する光が10-4倍程度となるため、特に考慮し
なくてもよい。
法を説明する。ここで説明するセンサ素子3の構造はa
−Si:H/a−Si:Hの積層されたPIN型フォト
ダイオードの構造であるが、この構造であればセンサの
材料は限定されない。
をDCスパッタリングで成膜する。作製条件は、Ar圧
力0.2torr、投入電力300Wで300nm成膜
し、その後Ta電極の表面酸化膜の形成を抑えるため、
ArにN2を10%混合し0.2torrの圧力下で3
0nm成膜する。このTa電極上に、ライン状にフォト
レジストのパターニングを行い、(CF4+O2)ガス
0.15torr下でドライエッチングを施し、第1電
極5をライン状に形成する。
り半導体層の成膜を施す。すなわち、ブロッキングダイ
オード2のp層、i層を順に100nm、5nmに形成
し、ドープ層であるn層を150nmに形成する。さら
に、フォトダイオード1のi層、b層、p層を順に50
0nm、20nm、10nmに形成する。この後、第1
電極5と同様にレジストパターニングを施し、ドライエ
ッチングでドット状にパターニングを行う。
(素子内リーク)を防止するため、フォトダイオード1
上に層間絶縁膜16としてSiNを200nm成膜し、
センサ素子3上部の第2電極6とのコンタクト部17だ
け開口するようなパターニングを行う。この後、ITO
をスパッタリングで400nm成膜し、ウエットエッチ
ングで第1電極5と直交するようにライン状にパターニ
ングを施すことにより第2電極6を形成する。そして、
図5,6に示すような構造のマトリックス状に配列され
たセンサ素子3が形成される。
1、画像処理回路等を備えた駆動ICを絶縁基板4に取
り付け、各電極5,6の端子と接続することにより、イ
メージセンサが完成する。
素子3ごとの出力を取り出すためには図7(a)の動作
タイミングチャートに示すように、スイッチ13の切換
えにより、信号電流を読み取りたいセンサ素子3を含む
No.1〜4のいずれかのラインにオン電圧(−0.5
V)を印加し、他のラインにはオフ電圧(1.0V)を
印加する。この動作を各センサ素子3に対して、印加バ
イアス電圧波形に示すような所定のタイミングで繰り返
していけばよい。また、A〜Dのラインでは、スイッチ
14の切換えにより、選択されたセンサ素子3を含むラ
インを1本だけ増幅器15に接続して、他はすべて接地
する。したがって、出力電流波形は、同図(b)のよう
に時間の経過とともに各センサ素子3から順に取り出さ
れる。
がブロッキングダイオード2中の空乏層より厚くされ、
またブロッキングダイオード2に入射光が到達しにくい
構造となっているので、選択されたセンサ素子3と同一
ラインにあるこれ以外のセンサ素子3においては、光の
入射によりフォトダイオード1で発生する信号電流に比
べてブロッキングダイオード2で発生する漏れ電流は非
常に小さくなる。そのため、選択されたセンサ素子3以
外の他のセンサ素子3に漏れ電流が生じて、その漏れ電
流が信号電流に上乗せされても、その影響は微々たるも
のであり、(信号電流/漏れ電流)の比を所望の値より
大きくすることができ、個々のセンサ素子3の出力を容
易に抽出することができる。
の出力特性を図8に示す。これによると、従来のものに
比べて、出力電流および開放電圧が高くなり、形状因子
F.F.も大きくなって、I−V特性が良好となる。こ
の構造において、オフ電圧を1.0V、オン電圧を−
0.5Vとすると、S/Nを103以上に確保できる。
ブロッキングダイオード2に対する遮光性を確実にする
ために、図9に示すように、フォトダイオード1とブロ
ッキングダイオード2との間に遮光膜20が介装されて
いる。
基本的な構造は上記実施形態のものと同じである。した
がって、製造方法も同じであるが、本実施形態のセンサ
素子3は、ブロッキングダイオード2とフォトダイオー
ド1とが遮光膜20によって分断されているので、第1
電極5が形成された絶縁基板4上に、まずブロッキング
ダイオード2が表2の条件でCVD法により成膜され
る。
p層、i層、n層が、順に100nm、50nm、15
0nmに形成される。次に、このブロッキングダイオー
ド2の上に、遮光膜20としてDCスパッタリングでC
を200nmに成膜する。その後、遮光膜20上に、フ
ォトダイオード1を表3の条件でCVD法により成膜す
る。フォトダイオード1のn層、i層、b層、p層は、
順に20nm、500nm、20nm、10nmに形成
される。以後は、上記実施形態と同じであり、図10に
示すような構造のマトリックス状に配列されたセンサ素
子3が形成される。
を図11に示す。ここでは、出力特性自体は上記実施形
態のものと変わらないが、遮光膜をCとしたために、ブ
ロッキングダイオード2の空乏層を50nmとしても、
S/N>2×103を確保できる。なお、遮光膜20
は、遮光性があれば材質は問わない。また、オフ電圧を
1.0V、オン電圧を−0.5Vとすると、S/Nは1
03以上を確保できる。
膜20を挿入することにより、ブロッキングダイオード
2に到達する光がほとんどなくなり、ブロッキングダイ
オード2で発生する光電流をほぼゼロにすることが可能
となり、同一ライン上の他のセンサ素子3で発生する漏
れ電流を信号電流に比べて十分小さく抑えることがで
き、漏れ電流の影響を排除できる。また、ブロッキング
ダイオード2の空乏層を厚くしても、S/N比の大幅な
向上を図ることができ、しかも空乏層を厚くできること
より、ダイオード特性が良好となって、ブロッキングダ
イオード2の本来の機能の向上も図れる。
RFスパッタリングで200nmの膜厚に遮光膜20と
して成膜する。このように、遮光膜20をAg、Au、
Al等の光反射効果に優れた金属膜にすることにより、
遮光膜20は反射膜としての機能を有し、フォトダイオ
ード1に吸収されずに遮光膜20に到達した光は反射さ
れ、再びフォトダイオード1内に入る。そのため、フォ
トダイオード1に吸収される光量が増加することにな
り、信号電流の増加につながって、さらにS/N比を改
善することができる。
を図12に示す。実線がAgを挿入した構造のセンサ素
子3の特性、点線が第1実施形態の構造のセンサ素子3
の特性である。遮光膜20をAgとしたために反射光も
フォトダイオード1内に取り込めるため、約20%の信
号電流が増加し、S/N>2.5×103を確保でき、
さらに向上する。この構造でも、オフ電圧を1.0V、
オン電圧を−0.5Vとすると、S/Nは103以上を
確保できる。
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることは勿論である。
よると、フォトダイオードとブロッキングダイオードと
いう逆方向のダイオードを積層形成する構造のセンサ素
子に対して、フォトダイオードの空乏層がブロッキング
ダイオードの空乏層より厚くしているので、フォトダイ
オードで発生する信号電流に比べてブロッキングダイオ
ードで発生する光電流を抑えることができ、信号電流/
漏れ電流の比を向上させることができる。
センサ素子において、読み取りたいセンサ素子と同一の
ラインにある他のセンサ素子からの漏れ電流が信号電流
の上に乗っても、その影響を受けず、個々のセンサ素子
の出力を容易に取り出すことができる。
イオードとの間にあるドープ層が、光をブロッキングダ
イオードに入射させないような所定の膜厚にすることに
より、ブロッキングダイオードに到達する前にドープ層
において光を吸収することができ、ブロッキングダイオ
ードで発生する漏れ電流を小さく抑えることができる。
これによっても読み取りたいセンサ素子と同一のライン
にある他のセンサ素子からの漏れ電流の影響をなくし、
個々のセンサ素子の出力を容易に取り出すことができ
る。
イオードとの間に遮光膜を設けることにより、ブロッキ
ングダイオードに入射する光を遮断することができる。
したがって、ブロッキングダイオードで発生する漏れ電
流を小さく抑えることができ、漏れ電流の影響をなくし
て、個々のセンサ素子の出力を容易に取り出すことがで
きる。しかも、この遮光膜を反射膜にすれば、フォトダ
イオードに吸収される光量が増加して、信号電流を増加
させることができる。これによって、より一層信号電流
と漏れ電流の比を向上させることができる。
で、複雑な制御を行うことなく簡単な回路構成で選択さ
れたセンサ素子からの出力を精度よく取り出すことがで
きる、低コストなイメージセンサを提供することが可能
となる。
図
るフォトダイオードとブロッキングダイオードの光吸収
量の比を示す図
ダイオードの空乏層の厚さ依存性を評価した図
図
−V特性を示す図
Claims (3)
- 【請求項1】 ブロッキングダイオードと、これとは逆
極性のフォトダイオードとが積層されてセンサ素子が形
成され、該センサ素子がマトリックス状に配列されたイ
メージセンサであって、前記ブロッキングダイオードと
フォトダイオードとの間に、遮光膜が設けられ、該遮光
膜は、光反射効果に優れたAg、Au、Alのいずれか
の金属膜であることを特徴とするイメージセンサ。 - 【請求項2】 ブロッキングダイオードと、これとは逆
極性のフォトダイオードとが積層されてセンサ素子が形
成され、該センサ素子がマトリックス状に配列されたイ
メージセンサであって、前記ブロッキングダイオード
は、水素化アモルファスシリコンを用い、p層、i層、
n層が順に形成されてなり、前記フォトダイオードは、
水素化アモルファスシリコンを用い、n層、i層、b
層、p層が順に形成されてなり、前記b層は、Si
H4、CH4、H2の各ガスを用いてCVD法により形
成され、前記ブロッキングダイオードとフォトダイオー
ドとの間に、遮光膜が設けられ、該遮光膜は、光反射効
果に優れたAg、Au、Alのいずれかの金属膜である
ことを特徴とするイメージセンサ。 - 【請求項3】 フォトダイオード中のi層がブロッキン
グダイオード中のi層より厚くされたことを特徴とする
請求項1または2記載のイメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06506398A JP3484340B2 (ja) | 1998-03-16 | 1998-03-16 | イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06506398A JP3484340B2 (ja) | 1998-03-16 | 1998-03-16 | イメージセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11261047A JPH11261047A (ja) | 1999-09-24 |
JP3484340B2 true JP3484340B2 (ja) | 2004-01-06 |
Family
ID=13276134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06506398A Expired - Fee Related JP3484340B2 (ja) | 1998-03-16 | 1998-03-16 | イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3484340B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100701582B1 (ko) | 2005-06-27 | 2007-03-29 | 연세대학교 산학협력단 | Cmos 이미지센서용 적층형 포토다이오드 및 그 제조방법 |
KR100898477B1 (ko) | 2007-10-31 | 2009-05-21 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
FR2974241A1 (fr) * | 2011-04-15 | 2012-10-19 | Commissariat Energie Atomique | Procede ameliore de conception d'une matrice d'elements photo-detecteurs ou photo-emetteurs organiques |
JP2016115712A (ja) * | 2014-12-11 | 2016-06-23 | 凸版印刷株式会社 | 接触型2次元イメージセンサ |
WO2016157870A1 (ja) * | 2015-03-27 | 2016-10-06 | 凸版印刷株式会社 | 接触型2次元イメージセンサ |
KR101890996B1 (ko) * | 2016-10-20 | 2018-09-28 | 서울대학교산학협력단 | 페로브스카이트 패턴을 포함하는 광전 소자 및 그 형성 방법 |
-
1998
- 1998-03-16 JP JP06506398A patent/JP3484340B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11261047A (ja) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4862237A (en) | Solid state image sensor | |
US5200634A (en) | Thin film phototransistor and photosensor array using the same | |
US7462863B2 (en) | Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate | |
JP4384416B2 (ja) | 性能強化構造を備えるイメージセンサ | |
US20020020846A1 (en) | Backside illuminated photodiode array | |
JPS60161664A (ja) | 密着型二次元画像読取装置 | |
TW200402146A (en) | Photodetector circuits | |
US4866499A (en) | Photosensitive diode element and array | |
US5591963A (en) | Photoelectric conversion device with dual insulating layer | |
US5101255A (en) | Amorphous photoelectric conversion device with avalanche | |
US4764682A (en) | Photosensitive pixel sized and shaped to optimize packing density and eliminate optical cross-talk | |
CN111081724A (zh) | 薄膜晶体管阵列基板和包含其的数字x射线检测器 | |
EP0361515B1 (en) | Thin film phototransistor and photosensor array using the same | |
JP2000156522A (ja) | 光電変換装置 | |
JP3484340B2 (ja) | イメージセンサ | |
US4736234A (en) | Method of fabrication of a light image detector and a two-dimensional matrix detector obtained by means of said method | |
Hamano et al. | An amorphous Si high speed linear image sensor | |
US6163030A (en) | MOS imaging device | |
TW201308583A (zh) | 畫素陣列基板及檢測模組 | |
JP3814568B2 (ja) | 光電変換装置及びそれを用いたx線検出装置 | |
JP2921821B2 (ja) | 光電変換装置 | |
Mimura et al. | A two-dimensional image sensor with aSi: H pin diodes | |
JPH0548142A (ja) | 電界効果型フオトトランジスタ | |
Ryu et al. | 24.2: A Novel Amorphous Silicon Phototransistor Array for Name Card Reading | |
KR102631600B1 (ko) | 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |