JPH03126234A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH03126234A
JPH03126234A JP1264525A JP26452589A JPH03126234A JP H03126234 A JPH03126234 A JP H03126234A JP 1264525 A JP1264525 A JP 1264525A JP 26452589 A JP26452589 A JP 26452589A JP H03126234 A JPH03126234 A JP H03126234A
Authority
JP
Japan
Prior art keywords
circuit board
wire
circuit
electronic part
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1264525A
Other languages
English (en)
Other versions
JP2770485B2 (ja
Inventor
Shinichiro Miyaji
新一郎 宮治
Yukichi Deguchi
出口 雄吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP26452589A priority Critical patent/JP2770485B2/ja
Publication of JPH03126234A publication Critical patent/JPH03126234A/ja
Application granted granted Critical
Publication of JP2770485B2 publication Critical patent/JP2770485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、回路基板に関するものであり、更に詳しくは
、電子部品がワイヤポインディングによって実装された
回路基板に関するものである。
[従来の技術] 電気、電子工業分野において、機器やシステムの小形化
、高密度化の観点から、電子部品を実装した回路基板が
多用されている。
電子部品を回路基板に組み込んだものとしては、ある機
能をパッケージした、いわゆるICパッケジングを回路
に組み込んだもの、電子部品をワイヤボンディングによ
って組み込んだもの、電子部品をワイヤレスボンディン
グによって組み込んだものが知られているが、回路全体
の薄形化、小形化や、作業性、信頼性の面からワイヤボ
ンディングによって電子部品を回路基板に組み込んだも
のが最も多く用いられている。
従来、電子部品をワイヤボンディングで実装された回路
基板は、第3図に示すように平面上に実装されたものが
多用されている。
一方、ガラス繊維シートにエポキシ樹脂を含浸したガラ
スエポキシ板の回路基板の表面の一部を削り、窪みを形
成し、該窪み部に電子部品を組み込んでワイヤボンディ
ングして接合した回路基板も知られている。
[発明が解決しようとする課題] 従来の第3図に示す回路基板は、電子部品の上部から回
路までのワイヤが長く、かつ曲率が大きいため、回路基
板に折り曲げや振動などの衝撃力が加わった時に、ワイ
ヤに応力が加わり電子部品が破損したり、ワイヤが切断
したりし、回路基板の機能を消失するという問題点があ
った。特に、ICカードなどの用途では回路基板に柔軟
性が要求されるため、ワイヤが長(曲率の大きな従来の
回路基板では上記の問題点はより重要である。
また、ガラスエポキシの回路基板に窪み部を設け、該窪
み部に電子部品を組み込んだ回路基板は、ワイヤが短か
く、曲率も小さくできるために上記の問題点は解消され
るが、窪み部を形成させる技術が難しく、コストが高く
、基板の柔軟性に乏しい。
本発明は、以上のような問題点を解消し、回路基板に柔
軟性をもたせ、折り曲げ、振動などの応力が加わっても
電子部品の破損やワイヤの切断などによる機能の消失が
ない回路基板を提供することを目的とする。
[課題を解決するための手段] 本発明は、プラスチックシートに電気回路が形成されて
なる回路基板であって、その表面には窪み部を有し、該
窪み部に電子部品が組み込まれ、かつワイヤボンディン
グによって該電子部品と電気回路が電気的に接合されて
なる回路基板である。
本発明のプラスチックシートとは、合成高分子物質から
なるシートであり、例えば、ポリエステル、ポリフェニ
レンスルフィド、ポリエーテルスルホン、ポリエーテル
イミド、芳香族系ポリアミド、ポリエーテルエーテルケ
トン、ポリイミド、ポリアミドイミドなどのフィルムや
シート、これらのフィルムやシートの2種以上の積層体
、及び上記のポリマからなる繊維シートに熱硬化性樹脂
(例えば、エポキシ、シリコン、フェノール、ウレタン
など)を含浸したものなどを挙げることができる。更に
上記のシートの熱安定性、成形性、難燃性などの向上を
目的に無機や有機の添加剤を添加したり、接着性の向上
を目的にコロナ処理やプラズマ処理、マット処理及び化
学的処理等の表面処理が単一又は組み合わせて行なわれ
ていてもよい。更に該シートの180℃、30分間の条
件下の熱収縮率が5%以下の耐熱性を有するものが、ワ
イヤボンディングの加工性の点で好ましい。
本発明の回路基板は、上記のプラスチックシートの少な
くとも片方の面に銅やアルミニウムなどの金属又は、カ
ーボンや銀ペーストなどの導電性塗料によって、電気回
路が設けられているか、上記の金属及び導電性塗料を組
み合わせた形で電気回路が設けられているものである。
更に本発明の回路基板は、表面に窪み部を有し、電子部
品が組み込まれている。
ここで、電子部品とは、電気回路を形成する素子で、電
気的な機能を有するものを言い、厚さ1mm以下のもの
が好ましい。また、大きさや形状は特に限定されない。
具体的には、ICで代表される集積回路、コンデンサ、
抵抗体、トランジスタ、電池、コイル、ダイオード、バ
リコン、トランス、などであり、好ましくはTCで代表
される集積回路である。
本発明でいう窪み部は、例えば第1図に示すように絞り
成形によって該回路基板に形成するか、第2図に示すよ
うに積層及び打ち抜き加工によって形成することができ
るが、これらに限定されるものではない。要は、回路基
板に電子部品をワイヤボンディングによって組み込む場
合、該ワイヤの長さが短かくできかつ、曲率を小さくで
きるように窪み部に電子部品が組み込まれる構造になっ
ていればよい。尚、回路基板の柔軟性、及び加工性の点
から第1図、第2図のようにして窪み部が形成されてい
るのが好ましい。更に該窪み部は、回路基板の同一平面
上に2個以上設けられてあってもよい。また、回路基板
の両面に設けられてあってもよい。更に該窪み部の大き
さは、用いる電子部品の大きさや形状によって変わるが
、窪み部の深さは組み込む電子部品の厚さの1/2〜3
/2が好ましく、大きさは電子部品の上部からみた面積
の1.1〜2.5倍の範囲が、ワイヤボンディング後の
ワイヤの曲率を小さくシ、衝撃力による電子部品の破損
、ワイヤの切断防止のうえで好ましい。また、該窪みの
形状は特に限定されないが、通常は電子部品の形状と同
一のものが加工性の点で用いられる。
上記窪み部に組み込まれた該電子部品は、ハンダや導電
性樹脂などで電子部品の底部を接着して固定されている
ことが好ましい。
更に本発明の回路基板に組み込まれる電子部品はワイヤ
ボンディングによって、例えば第1図に示すように電子
部品と電気回路がワイヤによって電気的に接続されてい
る。ワイヤボンディングとは、電子部品の電極部と電気
回路部をワイヤによって接続する方法で、例えば15〜
300μm程度の金やアルミニウム製のワイヤを数本〜
数千本(多いものでは数百本〜数千本)熱圧着法、超音
波法、サーモソニック法などの周知の方法で接合されて
いるものである。更にエポキシ系などの耐熱樹脂で、組
み込まれた電子部品をモールドされたものも本発明に含
まれる。
次に本発明の回路基板の製造方法について述べる。電子
部品として、ICを用いる場合を例として挙げるが、本
発明はこれに限定されるものではない。
本発明の回路基板の代表的な実施態様を第1図と第2図
に示すが、まず絞り成形により窪み部が形成された第1
図の回路基板の製造方法について述べる。
かかる実施態様においては、前述のプラスチックシート
の熱変形温度が300℃以下の耐熱シートを用いること
が好ましい。熱変形温度が30000を越えるものは実
質的に絞り成形が困難である。
これらのプラスチックシートの例としては、ポリエステ
ルやポリフェニレンスルフィドからなるフィルムなどが
挙げられる。更にこれらのシートの積層フィルムを用い
ることもできる。更に該シートの厚さは、10〜700
μmの範囲が好ましい。
10μm未満であると本発明で言う窪み部の絞り成形性
が悪くなったり、シートの腰が弱くなり、本発明の目的
である衝撃力に対するICやワイヤの破損を防止する効
果に欠ける。逆に700μmを越える厚さになると、腰
が強くなり回路基板の曲げ応力が大きく本発明の目的が
達成しにくくなる。
上記のプラスチックシートに、導電性塗料や金属箔で電
気回路を形成する。導電性塗料を用いて回路を形成する
場合は、シルク印刷などを通常用い、必要に応じて該導
電性塗料を熱硬化させる。
一方、金属箔で回路を形成する場合では、エポキシ系、
アクリル系などの耐熱型の接着剤を介して、上記のプラ
スチックシートと積層し、塩化第2鉄水溶液などで所望
の回路パターンにエツチング加工する方法が通常用いら
れる。また、上記の金属層との積層は、プラスチックシ
ートの表面に真空蒸着やメツキなどの方法で製造するこ
ともできる。
このようにして得られた回路基板のrCが実装される位
置を絞り成形加工する。絞り成形は、常温で成形する冷
開成形法、又は、使用しているプラスチックシートの熱
変形温度以上の温度で成形する熱間成形法を用いること
ができるが、成形品の熱安定性の点で熱開成形の方が好
ましい。また、成形部の深さは、実装されるICの厚さ
の1/2〜3/2の範囲内が、また、該成形部の大きさ
は、ICの−F部の面積の1.1〜2.5倍の範囲内が
本発明の目的を達成するうえで好ましい。更に該成形部
の形は特に限定されない。
次に得られた上記の成形部にICを固定する。
ICを固定する方法は、共晶合金法、ハンダ接続法、導
電性樹脂接着法などがあるが、ハンダ接続法、導電性樹
脂接着法などの300’C以下の低温で接合する方法が
好ましい。ここに、ハンダ接続法とは、あらかじめIC
の裏面に金やニッケルなどの被膜を形成させ、200〜
3oo℃のハンダで接合する方法である。また、導電性
樹脂接着法は、金や銀を含むエポキシ系などの接着剤で
接着する方法で、100〜200°Cの熱硬化を必要に
応じて行なう。
次に、上記の固定されたICのリード線と回路とをワイ
ヤボンディングして接続する。ワイヤボンディングする
方法としては、3oo℃前後の温度で圧力を加えてリー
ド線を接続する熱圧着法、超音波エネルギーを利用する
超音波ボンディング法、上記の両方の方法を組み合わせ
たサーモソニックワイヤボンディング法などを用いるこ
とができる。更に必要に応じて、エポキシ樹脂などでI
C全体をモールドする。
このようにして得られた回路基板は、ベースに用いたプ
ラスチックシートの厚さが薄いものでも製造できるので
、回路基板が柔軟性に富む。また製造が比較的簡単であ
るなどの利点がある。なお、例えばポリイミドフィルム
のように超耐熱性を有するプラスチックシートをベース
とする場合は、絞り成形しにくいため、次に述べる方法
により回路基板を得ることが望ましい。
次に本発明の代表的な実施態様のもう一つの回路基板で
ある第2図の回路基板の製造方法について述べる。
前述のようなプラスチックシートを数枚積層し、その最
上部に先に述べた方法で製造した電気回路を形成したプ
ラスチックシートを積層し、その積層厚さはICの厚さ
の1/2〜3/2になるように調整する。更に、ICを
実装したい位置を、ICの上部の面積の1.1〜2.5
倍の大きさに打ち抜き加工する。更に該積層体の電気回
路面と反対側の面にもう一層のプラスチックシートを積
層する。該プラスチックシートを積層した回路基板の厚
さは、50〜700μmの範囲内が加工性及び基板のフ
レキ性の点で好ましい。また、上記の積層加工は、エポ
キシ系、シリコン系、ウレタン系、アクリル系などの接
着剤を介して通常行なわれる。また、該積層において必
ずしも同種又は同じ厚さのプラスチックシートを用いる
必要はない。
更に積層するプラスチックシートの枚数も限定されない
。また、打ち抜き加工方法は、トムソン刃等で打ち抜く
ことができる。
次に該回路基板にICを実装するが、ICを実装する方
法は、前述の第1図に示した回路基板の場合と同様の方
法を用いることができる。
このようにして得られた回路基板は、特に絞り成形が困
難なプラスチックシートをベースに用いた場合に適して
おり、特に該シートにポリイミドフィルムなどの超耐熱
性フィルムを用いた場合は、回路基板の耐熱性は言うま
でもなく、第1図の絞り成形によって窪み部を形成した
回路基板の場合と異なり、基板全体に高い熱が加わって
も窪み部が変形することはない。
[発明の効果] 本発明の回路基板は、以上のような構成としたため、回
路基板が柔軟性を有し、曲げや振動などの衝撃力が加わ
っても電子部品の破損やワイヤの切断がないものになっ
た。
[用途] 本発明の回路基板は、コンピューター、カメラ、時計な
どに用いられる電子回路基板をはじめ、ICカードの回
路基板などにも適している。
[実施例] 次に実施例を挙げて詳細に説明する。
実施例1 (1)回路基板の準備 プラスチックシートとして、75μm厚さの2軸配向ポ
リフエニレンスルフイドフイルム(以下PPSフィルム
と略称することがある)“トレリナ”タイプ3030 
(東し■製)を用いた。
上記のPPSフィルムのコロナ処理面に下記の接着剤を
塗布し、35 tt m厚さの圧延銅箔を積層した。
接着剤; “ケミットエポキシ”TE−5920(東し
■製)固形分濃度30w1% 接着剤の配合;A剤/B剤=15/100上記の接着剤
をグラビアロール法で塗布し、100℃、3分間の条件
で乾燥し、乾燥後の接着剤の塗布厚みが15μmになる
ように調整した。更に該接着剤を介して、上記の銅箔を
温度120℃、圧2 kg / Cmの条件で積層し、
更に150°C,1時間の条件で接着剤を熱硬化せしめ
た。
このようにして得られた銅張りフィルムを塩化第2鉄水
溶液でエツチングし、電気回路を形成した。
更に、上記の回路基板の一部に8M角の四角形で深さ0
.5Mの大きさに絞り成形し、第1図に示すような回路
基板を作製した。成形条件は、金型温度が220℃のプ
レス成形で、成形後2分間熱固定した。
■ ICの実装 (1)で作製した回路基板の窪み部に、6 mm X 
6 mmの角形で、厚さ0.5mmのICを導電性接着
剤(“ハイソール″TD−6203東しく即製)で第1
図に示すように接合した。該接着剤の硬化条件は、15
0℃で20分間であった。更に該ICを9本の金製のワ
イヤ(50μφ)を超音波でボンディングした。
比較例1 実施例1のプラスチックシートを用い、実施例1の条件
で電気回路を形成し、更に該回路基板に実施例1の条件
でICをワイヤボンディングし、第3図に示すような回
路基板を作製した。
(評価) 実施例1及び比較例1で作製した回路基板をICの実装
部分を中心に100mm角に切断した。更にICの実装
部を上下に10mmずつ振動する5 mm幅の板に固定
し、また該回路基板の2辺を別の治具に固定し、ICの
部分を振動させてIC及びワイヤの破損状態を観察した
比較例1の回路基板は、50回の振動でICの電極部の
ワイヤが3ケ所破損した。一方、実施例1の本発明の回
路基板は300回の振動に対しても、IC及びワイヤの
破損は見られなかった。
実施例2 プラスチックシートとして、ポリイミドフィルムの50
μm厚さ(“カプトン”200H,東しデュポン製)を
準備した。まず、該シートに実施例1の条件で電気回路
を形成し、回路基板を作製した。
次に、上記のプラスチックシートを実施例1で使用した
接着剤を介して、3層に積層し、更に先に作製した回路
基板の回路を形成していない面と上記の積層フィルムを
同条件で積層した。接着剤層の厚さは、10μmになる
よう調整し、た。得られた回路基板の一部(ICを実装
する部分)をトムソン刃で5 mm角に打ち抜き、さら
に打ち抜いた上記の回路基板の電気回路のない側の面に
もう一層のポリイミドフィルム(50μm厚さ)を先に
積層した条件で積層し、第2図に示すような回路基板を
作製した。該回路基板の窪み部の深さは、230μmで
あった。また該回路基板の厚さは290μmであった。
更に該回路基板の窪み部に、5mmXりmmの大きさで
、厚さ250μmのICを実施例1の条件で実装し、第
2図に示した回路基板を作製した。
該回路基板を実施例1及び比較例1で作製した回路基板
と同様の評価を行なった結果、振動回数300回でもワ
イヤの破損やICの破損はなく、本発明の目的が十分達
成されていた。
【図面の簡単な説明】
第1図は、本発明の回路基板の一実施態様の断面図、第
2図は、本発明の回路基板の別の実施態様の断面図、第
3図は、従来の回路基板の断面図を示したものである。 1ニブラスチツクシート 2:窪み部 3:電気回路 4:電子部品 5:ワイヤ

Claims (1)

    【特許請求の範囲】
  1. (1)プラスチックシートに電気回路が形成されてなる
    回路基板であって、その表面には窪み部を有し、該窪み
    部に電子部品が組み込まれ、かつワイヤボンディングに
    よって該電子部品と電気回路が電気的に接合されてなる
    回路基板。
JP26452589A 1989-10-11 1989-10-11 回路基板 Expired - Fee Related JP2770485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26452589A JP2770485B2 (ja) 1989-10-11 1989-10-11 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26452589A JP2770485B2 (ja) 1989-10-11 1989-10-11 回路基板

Publications (2)

Publication Number Publication Date
JPH03126234A true JPH03126234A (ja) 1991-05-29
JP2770485B2 JP2770485B2 (ja) 1998-07-02

Family

ID=17404470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26452589A Expired - Fee Related JP2770485B2 (ja) 1989-10-11 1989-10-11 回路基板

Country Status (1)

Country Link
JP (1) JP2770485B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082113A (ja) * 2005-09-16 2007-03-29 Nippon Dempa Kogyo Co Ltd 無線モジュール素子及びその実装方法
GB2521619A (en) * 2013-12-23 2015-07-01 Nokia Technologies Oy An apparatus and associated methods for flexible carrier substrates
CN113321177A (zh) * 2021-05-28 2021-08-31 北京京东方技术开发有限公司 柔性mems器件和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494553A (en) * 1978-01-10 1979-07-26 Teijin Ltd Polyester resin composition
JPS59125645A (ja) * 1983-01-07 1984-07-20 Toshiba Corp 半導体モジユ−ル
JPH02198147A (ja) * 1989-01-26 1990-08-06 Omron Tateisi Electron Co Icパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494553A (en) * 1978-01-10 1979-07-26 Teijin Ltd Polyester resin composition
JPS59125645A (ja) * 1983-01-07 1984-07-20 Toshiba Corp 半導体モジユ−ル
JPH02198147A (ja) * 1989-01-26 1990-08-06 Omron Tateisi Electron Co Icパッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082113A (ja) * 2005-09-16 2007-03-29 Nippon Dempa Kogyo Co Ltd 無線モジュール素子及びその実装方法
GB2521619A (en) * 2013-12-23 2015-07-01 Nokia Technologies Oy An apparatus and associated methods for flexible carrier substrates
CN113321177A (zh) * 2021-05-28 2021-08-31 北京京东方技术开发有限公司 柔性mems器件和电子设备
CN113321177B (zh) * 2021-05-28 2023-03-10 北京京东方技术开发有限公司 柔性mems器件和电子设备

Also Published As

Publication number Publication date
JP2770485B2 (ja) 1998-07-02

Similar Documents

Publication Publication Date Title
US4858073A (en) Metal substrated printed circuit
KR100404562B1 (ko) 열전도 기판 및 이를 이용한 반도체 모듈
JP2004512667A (ja) 多層プリント基板
JP2002033558A (ja) 回路基板とその製造方法
US20020092163A1 (en) Mounting a flexible printed circuit to a heat sink
JPS59198790A (ja) プリント配線基板
JP3724061B2 (ja) 金属基板及びその製造方法
JPH03126234A (ja) 回路基板
JP3501268B2 (ja) フレキシブルプリント配線板
CN219124435U (zh) 一种刚挠结合板和电子装置
JP5066718B2 (ja) フレキシブルプリント配線板の製造方法
JP5585035B2 (ja) 回路基板の製造方法
JP3677415B2 (ja) 大電流用回路基板およびその製造方法
JPS60236278A (ja) 配線用板
KR20130046388A (ko) 인쇄회로기판 및 그 제조방법
JP2002271028A (ja) コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法
KR20190041215A (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
JP5515755B2 (ja) 放熱多層基板、電子装置及び放熱多層基板の製造方法
KR20090093673A (ko) 인쇄회로기판의 제조방법
JPS6245719B2 (ja)
JPS62132392A (ja) 金属ベ−ス配線基板
JPH08264709A (ja) Ic搭載薄葉材
JPH03206648A (ja) 電子部品塔載用基板
JPH10145011A (ja) 回路板
JPS636891A (ja) 複合金属コア印刷回路用基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees