JPH03125206A - Logic integrated circuit - Google Patents
Logic integrated circuitInfo
- Publication number
- JPH03125206A JPH03125206A JP1263204A JP26320489A JPH03125206A JP H03125206 A JPH03125206 A JP H03125206A JP 1263204 A JP1263204 A JP 1263204A JP 26320489 A JP26320489 A JP 26320489A JP H03125206 A JPH03125206 A JP H03125206A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- clock
- integrated circuit
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 27
- 238000012360 testing method Methods 0.000 abstract description 8
- 230000001360 synchronised effect Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータ及びそのマイクロコン
ピュータと非同期で動作する機能回路を備えた論理集積
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a microcomputer and a logic integrated circuit having a functional circuit that operates asynchronously with the microcomputer.
従来の技術
集積回路の集積度の向上に伴い、それぞれ非同期で動作
する発振回路を備えた、複数の機能回路を1つのチップ
の中で構成することが多くなってきた。BACKGROUND OF THE INVENTION As the degree of integration of integrated circuits increases, a plurality of functional circuits, each having an oscillation circuit that operates asynchronously, are increasingly constructed on a single chip.
以下こうした機能をもった従来の半導体集積回路につい
て説明する。A conventional semiconductor integrated circuit having such functions will be described below.
第2図は、マイクロコンピュータと、そのマイクロコン
ピュータと非同期で動作する機能回路を備えた半導体集
積回路の構成を示す図であり、機能回路は説明の便宜上
1個のものを示した。図中1は、マイクロコンピュータ
、2はマイクロコンビュ、−夕を動作させるクロックを
発生するための第1の発振回路、3はマイクロコンピュ
ータ1からの半導体集積回路外部への出力端子、4は前
記マイクロコンピュータ1によって制御される機能回路
、5はその機能回路4を動作させるクロックを発生する
第2の発振回路、6は機能回路4からの半導体集積回路
装置外部への出力端子である。FIG. 2 is a diagram showing the configuration of a semiconductor integrated circuit including a microcomputer and a functional circuit that operates asynchronously with the microcomputer. For convenience of explanation, only one functional circuit is shown. In the figure, 1 is a microcomputer, 2 is a first oscillation circuit for generating a clock for operating the microcomputer, 3 is an output terminal from the microcomputer 1 to the outside of the semiconductor integrated circuit, and 4 is an output terminal from the microcomputer 1 to the outside of the semiconductor integrated circuit. A functional circuit controlled by the computer 1, 5 a second oscillation circuit that generates a clock for operating the functional circuit 4, and 6 an output terminal from the functional circuit 4 to the outside of the semiconductor integrated circuit device.
以上のような半導体集積回路の機能テストを行う場合に
は、まず、第1の発振回路2とマイクロコンピュータ1
を動作させ、第1の発振回路2と同期したタイミングで
、マイクロコンピュータ1の出力端子3の出力をテスト
する。次に、第1の発振回路2とマイクロコンピュータ
1、及び、第2の発振回路5と機能回路4を動作させ、
第2の発振回路5と同期したタイミングで1機能回路4
の出力端子6で、機能回路4の動作をテストする。When performing a functional test of a semiconductor integrated circuit as described above, first, the first oscillation circuit 2 and the microcomputer 1 are tested.
is operated, and the output of the output terminal 3 of the microcomputer 1 is tested at a timing synchronized with the first oscillation circuit 2. Next, the first oscillation circuit 2 and the microcomputer 1, and the second oscillation circuit 5 and the functional circuit 4 are operated,
1 functional circuit 4 at a timing synchronized with the second oscillation circuit 5.
The operation of the functional circuit 4 is tested at the output terminal 6 of the circuit.
発明が解決しようとする課題
以上のような構成では、マイクロコンピュータ1と機能
回路4の出力信号が非同期であるため、2つのタイミン
グで個々にテストする必要がありテストが複雑で効率が
悪いといった課題が生じる。Problems to be Solved by the Invention In the above configuration, since the output signals of the microcomputer 1 and the functional circuit 4 are asynchronous, it is necessary to test them individually at two timings, making the test complicated and inefficient. occurs.
本発明は、上記従来の課題を解決するもので、テストを
簡単化する事のできる論理集積回路を提供することを目
的とする。The present invention solves the above-mentioned conventional problems, and aims to provide a logic integrated circuit that can simplify testing.
課題を解決するための手段
この目的を達成するために本発明の論理集積回路は、機
能回路を動作させるクロックの入力に、その機能回路を
動作させるために設けられた第2の発振回路の出力と、
前記機能回路を制御するマイクロコンピュータのシステ
ムクロック、あるいは、マイクロコンピュータを動作さ
せるために設けられた第1の発振回路の出力とのどちら
かを、マイクロコンピュータにより選択できる制御回路
を備えている。Means for Solving the Problems To achieve this object, the logic integrated circuit of the present invention uses the output of a second oscillation circuit provided for operating the functional circuit to the input of the clock for operating the functional circuit. and,
A control circuit is provided that allows the microcomputer to select either the system clock of the microcomputer that controls the functional circuit or the output of a first oscillation circuit provided for operating the microcomputer.
作用
この構成によって、機能回路のクロックと、マイクロコ
ンピュータのシステムクロック、あるいは、マイクロコ
ンピュータを動作させるために設けられた第1の発振回
路の出力とを入力することにより、同期させることが可
能となり、単一のタイミングでテストを行うことができ
テストの効率を高めることができる。Effect: With this configuration, it is possible to synchronize the clock of the functional circuit by inputting the system clock of the microcomputer or the output of the first oscillation circuit provided for operating the microcomputer. Testing can be performed at a single timing, increasing testing efficiency.
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例における論理集積回路装置の
構成を示すものである。第1図において、1はマイクロ
コンピュータ、2はマイクロコンピュータ1のクロック
を発生する第1の発振回路、3はマイクロコンピュータ
1からの論理集積回路装置外部への出力端子、4は機能
回路、5は機能回路4のクロックを発生するための第2
の発振回路、6は機能回路4からの論理集積回路外部へ
の出力端子であり、これらは従来例の構成と同じである
。7はマイクロコンピュータ1のシステムクロック信号
、線、8會よマイクロコンピュータlからの制御信号線
、9は発振回路5の出力と、マイクロコンピュータ1の
システムクロックn7とを、マイクロコンピュータ1か
らの制御信号線8によって切り換える機能をもつ制御回
路である。FIG. 1 shows the configuration of a logic integrated circuit device in one embodiment of the present invention. In FIG. 1, 1 is a microcomputer, 2 is a first oscillation circuit that generates a clock for the microcomputer 1, 3 is an output terminal from the microcomputer 1 to the outside of the logic integrated circuit device, 4 is a functional circuit, and 5 is a A second circuit for generating a clock for the functional circuit 4.
The oscillation circuit 6 is an output terminal from the functional circuit 4 to the outside of the logic integrated circuit, and these have the same configuration as the conventional example. 7 is the system clock signal line of the microcomputer 1; 8 is the control signal line from the microcomputer 1; 9 is the output of the oscillation circuit 5 and the system clock n7 of the microcomputer 1; 8 is the control signal line from the microcomputer 1; This is a control circuit that has a switching function via line 8.
以上のように構成された実施例の集積回路のテスト方法
について、以下に説明する。A method for testing the integrated circuit of the embodiment configured as described above will be described below.
第1の発振回路2とマイクロコンピュータ1を動作させ
、制御信号線8によりii+御回路9でマイクロコンピ
ュータ1のシステムクロック線7を選択する。これによ
りマイクロコンピュータlと機能回路4は、第1の発振
回路2と同期して動作し、外部への出力端子3と6から
は同期した信号が出力される。The first oscillation circuit 2 and the microcomputer 1 are operated, and the system clock line 7 of the microcomputer 1 is selected by the ii+ control circuit 9 using the control signal line 8. As a result, the microcomputer 1 and the functional circuit 4 operate in synchronization with the first oscillation circuit 2, and synchronized signals are output from the output terminals 3 and 6 to the outside.
以上のように本実施例によれば、マイクロコンピュータ
lの出力端子3と機能回路4の出力端子6より出る信号
は、両者とも第1の発振回路2の出力と同期した信号が
得られ、単一のタイミングでマイクロコンピュータ1と
機能回路4のテストを行うことができる。As described above, according to the present embodiment, the signals outputted from the output terminal 3 of the microcomputer 1 and the output terminal 6 of the functional circuit 4 are both synchronized with the output of the first oscillation circuit 2, and a single signal is obtained. The microcomputer 1 and the functional circuit 4 can be tested at the same timing.
なお、上記実施例では、機能回路4にマイクロコンピュ
ータ1のシステムクロック線7を入力したが、代わりに
マイクロコンピュータ1の基本クロックである第1の発
振回路2の出力信号を入力しても同様の結果が得られる
。In the above embodiment, the system clock line 7 of the microcomputer 1 is input to the functional circuit 4, but the same result can be achieved even if the output signal of the first oscillation circuit 2, which is the basic clock of the microcomputer 1, is input instead. Get results.
発明の効果
本発明は、機能回路のクロック入力に、マイクロコンピ
ュータのシステムクロック、あるいは第1の発振回路の
出力信号を入力することにより、それぞれ非同期で動作
するマイクロコンピュータで機能回路両者の出力端子よ
り同期した出力信号が得られ個々に測定していた2つの
機能が同時に測定でき、テストの効率化及び時間短縮が
可能である。Effects of the Invention The present invention provides a microcomputer that operates asynchronously by inputting the system clock of the microcomputer or the output signal of the first oscillation circuit to the clock input of the functional circuit. Synchronized output signals are obtained, and two functions that were previously measured individually can be measured simultaneously, making testing more efficient and time-saving.
第1図は本発明の一実施例における論理集積回路の構成
図、第2図は従来の論理集積回路の構成図である。
1・・・・・・マイクロコンピュータ、2・・・・・・
第1の発振回路、3・・・・・・マイクロコンピュータ
1の外部出力端子、4・・・・・・機能回路、5・・・
・・・第2の発振回路、6・・・・・・機能回路4の外
部出力端子、7・・・・・・マイクロコンピュータ1の
システムクロック線、8・・・・・・マイクロコンピュ
ータ1の制御信号線、9・・・・・・制御回路。FIG. 1 is a block diagram of a logic integrated circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional logic integrated circuit. 1...Microcomputer, 2...
First oscillation circuit, 3... External output terminal of microcomputer 1, 4... Functional circuit, 5...
. . . second oscillation circuit, 6 . . . external output terminal of functional circuit 4, 7 . . . system clock line of microcomputer 1, 8 . . . Control signal line, 9... Control circuit.
Claims (1)
の第1の発振回路と前記マイクロコンピュータによって
制御される機能回路と、その機能回路のクロックを発生
するための第2の発振回路、及び前記機能回路のクロッ
ク入力に前記第2の発振回路で発生するクロックと、前
記マイクロコンピュータのシステムクロック、あるいは
、前記第1の発振回路で発生するクロックとをマイクロ
コンピュータによって選択制御できる機能を備えたこと
を特徴とする論理集積回路。A microcomputer, a first oscillation circuit for generating a clock for the microcomputer, a functional circuit controlled by the microcomputer, a second oscillation circuit for generating a clock for the functional circuit, and a clock for the functional circuit. It is characterized by having a function that allows the microcomputer to selectively control the clock generated by the second oscillation circuit, the system clock of the microcomputer, or the clock generated by the first oscillation circuit as an input. Logic integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1263204A JP2538074B2 (en) | 1989-10-09 | 1989-10-09 | Logic integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1263204A JP2538074B2 (en) | 1989-10-09 | 1989-10-09 | Logic integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03125206A true JPH03125206A (en) | 1991-05-28 |
JP2538074B2 JP2538074B2 (en) | 1996-09-25 |
Family
ID=17386228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1263204A Expired - Lifetime JP2538074B2 (en) | 1989-10-09 | 1989-10-09 | Logic integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2538074B2 (en) |
-
1989
- 1989-10-09 JP JP1263204A patent/JP2538074B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2538074B2 (en) | 1996-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE384328T1 (en) | MULTI-MODE SYNCHRONOUS MEMORY DEVICE AND METHOD FOR OPERATING AND TESTING THE SAME | |
JP3163128B2 (en) | Electronic parts test equipment and test method | |
JP2538074B2 (en) | Logic integrated circuit | |
JP2538074C (en) | ||
KR100351987B1 (en) | Switch circuit for clock | |
JP2745775B2 (en) | Synchronous operation compatible measuring device | |
JP2633980B2 (en) | Digital / analog mixed LSI | |
JPS6266175A (en) | Circuit for testing integrated circuit as simple substance | |
JP3357821B2 (en) | Scan path flip-flop circuit and scan path test system | |
JP2508427B2 (en) | IC circuit | |
JP2652875B2 (en) | Tester timing signal generation method | |
JP3159269B2 (en) | Application specific integrated circuits | |
JP2598580Y2 (en) | IC test equipment | |
JPH06324113A (en) | Semiconductor integrated circuit | |
JP2856169B2 (en) | Scan path circuit | |
JPH0483184A (en) | Semiconductor integrated circuit | |
KR19990005465A (en) | Test circuit of semiconductor chip | |
JPH05290185A (en) | Integrated circuit for specific usage | |
JPH0512461A (en) | Clock supply circuit | |
JPH02201179A (en) | Integrated circuit testing equipment | |
JPH0276319A (en) | Clock supply circuit | |
JPH04280384A (en) | Operating mode designating system | |
JPH02210280A (en) | Semiconductor integrated circuit device incorporating redundancy circuit for test | |
JPH04236374A (en) | Forming system for test pattern | |
JPH06148288A (en) | Semiconductor integrated circuit |