JP2538074C - - Google Patents
Info
- Publication number
- JP2538074C JP2538074C JP2538074C JP 2538074 C JP2538074 C JP 2538074C JP 2538074 C JP2538074 C JP 2538074C
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- circuit
- functional
- clock
- functional circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 description 5
- 230000001360 synchronised Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 1
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータ及びそのマイクロコンピュータと非同期で動
作する機能回路を備えた論理集積回路に関するものである。
従来の技術
集積回路の集積度の向上に伴い、それぞれ非同期で動作する発振回路を備えた
、複数の機能回路を1つのチップの中で構成することが多くなってきた。
以下こうした機能をもった従来の半導体集積回路について説明する。
第2図は、マイクロコンピュータと、そのマイクロコンピュータと非同期で動
作する機能回路を備えた半導体集積回路の構成を示す図であり、機能回路は説明
の便宜上1個のものを示した。図中1は、マイクロコンピュータ、2はマイクロ
コンピュータを動作させるクロックを発生するための第1の発振回路、3はマイ
クロコンピュータ1からの半導体集積回路外部への出力端子、4は前記マイクロ
コンピュータ1によって制御される機能回路、5はその機能回路4を動作させる
クロックを発生する第2の発振回路、6は機能回路4からの半導体集積回路装置
外部への出力端子である。
以上のような半導体集積回路の機能テストを行う場合には、まず、第1の発振
回路2とマイクロコンピュータ1を動作させ、第1の発振回路2と同期したタイ
ミングで、マイクロコンピュータ1の出力端子3の出力をテストする。次に、第
1の発振回路2とマイクロコンピュータ1、及び、第2の発振回路5と機能回路
4を動作させ、第2の発振回路5と同期したタイミングで、機能回路4の出力端
子6で、機能回路4の動作をテストする。
発明が解決しようとする課題
以上のような構成では、マイクロコンピュータ1と機能回路4の出力信号が非
同期であるため、2つのタイミングで個々にテストする必要がありテストが複雑
で効率が悪いといった課題が生じる。
本発明は、上記従来の課題を解決するもので、テストを簡単化する事のできる
論理集積回路を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の論理集積回路は、機能回路のクロック入力
として、その機能回路を動作させるために設けられた第2の発振回路で発生する
クロック、または、前記機能回路を制御するマイクロコンピュータのシステムク
ロックのどちらかをマイクロコンピュータにより選択できる制御回路を備えてい
る。
作用
この構成によって、機能テストを行う場合に機能回路のクロック入力として、
マイクロコンピュータのシステムクロックを入力することにより、マイクロコン
ピュータと同期させることが可能となり、単一のタイミングでテストを行うこと
ができテストの効率を高めることができる。
実施例
以下、本発明の一実施例について、図面を参照しながら説明する。
第1図は本発明の一実施例における論理集積回路装置の構成を示すものである
。第1図において、1はマイクロコンピュータ、2はマイクロコンピュータ1の
クロックを発生する第1の発振回路、3はマイクロコンピュータ1からの論理集
積回路装置外部への出力端子、4は機能回路、5は機能回路4のクロックを発生
す
るための第2の発振回路、6は機能回路4からの論理集積回路外部への出力端子
であり、これらは従来例の構成と同じである。7はマイクロコンピュータ1のシ
ステムクロック信号線、8はマイクロコンピュータ1からの制御信号線、9は発
振回路5の出力と、マイクロコンピュータ1のシステムクロック線7とを、マイ
クロコンピュータ1からの制御信号線8によって切り換える機能をもつ制御回路
である。
以上のように構成された実施例の集積回路のテスト方法について、以下に説明
する。
第1の発振回路2とマイクロコンピュータ1を動作させ、制御信号線8により
制御回路9でマイクロコンピュータ1のシステムクロック線7を選択する。これ
によりマイクロコンピュータ1と機能回路4は、第1の発振回路2と同期して動
作し、外部への出力端子3と6からは同期した信号が出力される。
以上のように本実施例によれば、マイクロコンピュータ1の出力端子3と機能
回路4の出力端子6より出る信号は、両者とも第1の発振回路2の出力と同期し
た信号が得られ、単一のタイミングでマイクロコンピュータ1と機能回路4のテ
ストを行うことができる。
発明の効果
本発明は、機能テストする場合に機能回路のクロック入力として、マイクロコ
ンピュータのシステムクロックを入力することにより、それぞれ非同期で動作す
るマイクロコンピュータと機能回路の両出力端子より同期した出力信号が得られ
個々に測定していた2つの機能が同時に測定でき、テストの効率化及び時間短縮
が可能である。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer and a logic integrated circuit having a functional circuit that operates asynchronously with the microcomputer. 2. Description of the Related Art With an increase in the degree of integration of integrated circuits, a plurality of functional circuits each provided with an oscillating circuit that operates asynchronously have been increasingly configured in one chip. Hereinafter, a conventional semiconductor integrated circuit having such a function will be described. FIG. 2 is a diagram showing the configuration of a microcomputer and a semiconductor integrated circuit having a functional circuit that operates asynchronously with the microcomputer, and one functional circuit is shown for convenience of explanation. In the figure, 1 is a microcomputer, 2 is a first oscillation circuit for generating a clock for operating the microcomputer, 3 is an output terminal from the microcomputer 1 to the outside of the semiconductor integrated circuit, and 4 is a microcomputer. The functional circuit 5 to be controlled is a second oscillation circuit that generates a clock for operating the functional circuit 4, and 6 is an output terminal from the functional circuit 4 to the outside of the semiconductor integrated circuit device. When the function test of the semiconductor integrated circuit as described above is performed, first, the first oscillation circuit 2 and the microcomputer 1 are operated, and the output terminal of the microcomputer 1 is synchronized with the first oscillation circuit 2 at the same timing. Test the output of 3. Next, the first oscillating circuit 2 and the microcomputer 1 and the second oscillating circuit 5 and the functional circuit 4 are operated, and at the timing synchronized with the second oscillating circuit 5, the output terminal 6 of the functional circuit 4 is operated. Then, the operation of the functional circuit 4 is tested. Problems to be Solved by the Invention In the above configuration, since the output signals of the microcomputer 1 and the functional circuit 4 are asynchronous, it is necessary to test individually at two timings, and the test is complicated and inefficient. Occurs. An object of the present invention is to solve the above-mentioned conventional problems and to provide a logic integrated circuit capable of simplifying a test. Means for Solving the Problems In order to achieve this object, a logic integrated circuit according to the present invention comprises, as a clock input of a functional circuit, a clock generated by a second oscillation circuit provided for operating the functional circuit; Alternatively, the microcomputer is provided with a control circuit which can select one of a system clock of the microcomputer for controlling the functional circuit by the microcomputer. Operation With this configuration, when performing a functional test,
By inputting the system clock of the microcomputer, it becomes possible to synchronize with the microcomputer, and the test can be performed at a single timing, so that the test efficiency can be improved. Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of a logic integrated circuit device according to an embodiment of the present invention. In FIG. 1, 1 is a microcomputer, 2 is a first oscillation circuit for generating a clock of the microcomputer 1, 3 is an output terminal from the microcomputer 1 to the outside of the logic integrated circuit device, 4 is a functional circuit, and 5 is a functional circuit. A second oscillation circuit 6 for generating a clock for the functional circuit 4 is an output terminal from the functional circuit 4 to the outside of the logic integrated circuit, which has the same configuration as that of the conventional example. 7 is a system clock signal line of the microcomputer 1, 8 is a control signal line from the microcomputer 1, 9 is an output of the oscillation circuit 5, and a system clock line 7 of the microcomputer 1 is a control signal line from the microcomputer 1. 8 is a control circuit having a function of switching by using the control circuit 8. A test method of the integrated circuit of the embodiment configured as described above will be described below. The first oscillation circuit 2 and the microcomputer 1 are operated, and the control circuit 9 selects the system clock line 7 of the microcomputer 1 by the control signal line 8. Thereby, the microcomputer 1 and the functional circuit 4 operate in synchronization with the first oscillation circuit 2, and synchronized signals are output from the output terminals 3 and 6 to the outside. As described above, according to the present embodiment, the signal output from the output terminal 3 of the microcomputer 1 and the signal output from the output terminal 6 of the functional circuit 4 are both signals synchronized with the output of the first oscillation circuit 2. The microcomputer 1 and the functional circuit 4 can be tested at one timing. According to the present invention, when a functional test is performed, a system clock of a microcomputer is input as a clock input of a functional circuit, so that a synchronous output signal is output from both output terminals of the microcomputer and the functional circuit that operate asynchronously. The two functions that were obtained and measured individually can be measured at the same time, so that test efficiency and time can be reduced.
【図面の簡単な説明】
第1図は本発明の一実施例における論理集積回路の構成図、第2図は従来の論
理集積回路の構成図である。
1……マイクロコンピュータ、2……第1の発振回路、3……マイクロコンピュ
ータ1の外部出力端子、4……機能回路、5……第2の発振回路、6……機能回
路4の外部出力端子、7……マイクロコンピュータ1のシステムクロック線、8
……マイクロコンピュータ1の制御信号線、9……制御回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of a logic integrated circuit according to an embodiment of the present invention, and FIG. 2 is a configuration diagram of a conventional logic integrated circuit. 1 ... microcomputer, 2 ... first oscillator circuit, 3 ... external output terminal of microcomputer 1, 4 ... functional circuit, 5 ... second oscillator circuit, 6 ... external output of functional circuit 4 Terminal 7, system clock line of microcomputer 1, 8
... A control signal line of the microcomputer 1, 9... A control circuit.
Claims (1)
前記マイクロコンピュータによって制御され、且つ、前記マイクロコンピュータ
と非同期で動作する機能回路と、その機能回路のクロックを発生するための第2
の発振回路と、前記機能回路のクロック入力として前記第2の発振回路で発生す
るクロック、または、前記マイクロコンピュータのシステムクロックのどちらか
を前記マイクロコンピュータによって選択できる制御回路とを備え、 機能テストを行う場合にのみ、前記制御回路で前記マイクロコンピュータのシ
ステムクロックを選択して前記機能回路に入力することを特徴とする論理集積回
路。Claims: A microcomputer, a first oscillation circuit for generating a clock thereof,
The microcomputer is controlled by the microcomputer and the microcomputer
And a second circuit for generating a clock for the functional circuit.
An oscillation circuit of the functional circuit of the clock generated by the second oscillation circuit as a clock input, or either of the system clock of the microcomputer
And a control circuit that can be selected by the microcomputer. The control circuit only controls the microcomputer when the function test is performed.
A logic integrated circuit, wherein a stem clock is selected and input to the functional circuit.
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE384328T1 (en) | MULTI-MODE SYNCHRONOUS MEMORY DEVICE AND METHOD FOR OPERATING AND TESTING THE SAME | |
US7656980B2 (en) | Clock switching circuit | |
JP2000194442A (en) | Circuit and method for generating local clock signal, circuit and method for generating internal clock signal and semiconductor memory device using the same | |
JPS63211919A (en) | Clock generating circuit | |
JPH10154021A (en) | Clock switching device and clock switching method | |
JP2538074C (en) | ||
JP2538074B2 (en) | Logic integrated circuit | |
KR20030003340A (en) | DLL for reducing layout area and current comsumption | |
KR100351987B1 (en) | Switch circuit for clock | |
CN115149930A (en) | Clock synchronization circuit, semiconductor device, and clock synchronization method | |
JPH08195672A (en) | Input/output circuit for programmable logic element | |
JPH05341016A (en) | Semiconductor integrated circuit device and testing method therefor | |
Aguiar et al. | Oscillatorless clock multiplication | |
KR100282486B1 (en) | Clock generation circuit of semiconductor device | |
US20060225010A1 (en) | Semiconductor device and scan test method | |
JP2745775B2 (en) | Synchronous operation compatible measuring device | |
KR100907394B1 (en) | Clock generator of synchronous circuit | |
JP2005242439A (en) | Microcomputer and emulation device | |
JPH08330932A (en) | Synchronous circuit controller | |
KR19990005465A (en) | Test circuit of semiconductor chip | |
JPS6247723A (en) | Switching system for synchronizing circuit | |
JPH05257564A (en) | Semiconductor integrated circuit | |
JP2003271446A (en) | Signal conversion circuit and semiconductor device | |
JPH04280384A (en) | Operating mode designating system | |
JPH11168374A (en) | Semiconductor integrated circuit device |