JPH03123111A

JPH03123111A - 位相器

Info

Publication number: JPH03123111A
Application number: JP1259983A
Authority: JP
Inventors: Yasuhiro Koshimoto; 越本　泰弘; Yasuhiro Nagai; 靖浩永井; Keiichiro Ito; 圭一郎伊藤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1989-10-06
Filing date: 1989-10-06
Publication date: 1991-05-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の産業上利用分野）本発明は位相器、さらに詳細には広帯域の信号の遅延時
間を高精度で変化させる小型の位相器に関するものであ
る。

（従来技術）そもそも信号の遅延時間を変化させるためには入出力間
の信号線路の長さを等測的に変化させるか、信号の伝達
速度を変化させるために信号線路のインピーダンスを変
化させる必要があった。この目的のために従来は長さの
異なる複数の線路を高速の半導体スイッチで切り替える
デジタル位相器や、線路中に多段のフェライトインダク
タとバリキャップで構成した遅延線を配置し、そのイン
ダクタンスや容量を外部信号により変化させて遅延時間
を変えるアナログ遅延線が用いられていた。

（発明が解決する問題点）しかし、信号帯域が数百ＭＨｚ以上の高周波領域で微小
な位相差を得ようとする場合、前者には高速で通過歪の
少ない広帯域の半導体スイッチが必要となるため、半導
体スイッチの切り替え速度やスイッチ自体の持つ通過帯
域に制限される欠点があった。また、後者は一種の低域
通過フィルターであるため、帯域が制限される欠点があ
った。

いずれの形式においても構成が複雑となり、高価となる
欠点があった。

本発明は、上記問題点に鑑みなされたものであり、広帯
域の信号の遅延時間を高速にかつ信号歪なしに変化させ
る位相器を提供することを目的とする。

（問題点を解決するための手段）上記問題点を解決するため、本発明による位相器は、基
板上に形成した超伝導線路と該超伝導線路の１又は複数
個所に設けられた遅延素子部とから構成され、かつ該遅
延素子部は２つの線路を有する超伝導線路と、制御配線
を接続した磁場コイルと、バイアスマグネットとをそれ
ぞれ絶縁膜を介して積層したものであることを特徴とし
ている。

すなわち、超伝導線路を使用し、かつ超伝導線路自体に
線路切り替え機能を持たせるもので、以下、図面に沿っ
て説明する。

（実施例）第１図は本発明による位相器の構成説明図であり、１は
超伝導線路、２は入出力端子、３は制御配線、４は制御
端子、１０は第２図にその構造を示す遅延素子部、２１
は基板である。第２図は遅延素子部１０の構造分解拡大
図で、１１は磁場コイル、１２はバイアスマグネットで
ある。

超伝導線路１は、第２図に示すように遅延素子部１０に
おいて２つのパスを持つように構成されている。この２
つのパスにはバイアスマグネット１２から印加される一
定の磁場と磁場コイル１１より発生される磁場が同時に
印加されるよう、超伝導線路１、磁場コイル１１、バイ
アスマグネット１２がそれぞれ図示していない絶縁膜を
介して積層される。

磁場コイル１１には２つのパスに対して共通の電流通電
により逆向きの磁場が印加できるよう、パターンが形成
されている。

信号が、臨界温度以下に冷却した超伝導線路１を通過し
ている状態で制御電流を制御配線３を介して磁場コイル
１１に流すと、遅延素子部１０における超伝導線路１の
一方のパスにはバイアスマグネット１２からのバイアス
磁場と磁場コイル１１による制御磁場が加算されて印加
され、他方のパスには両者が減算されて印加される。こ
の結果、第３図に示すように、バイアス磁場を超伝導材
料の臨界磁場より少し小さい状態に設定しておけば磁場
が加算されて印加されるパスの超伝導状態が破れて常伝
導状態に移行するため、線路の抵抗が有限値となるのに
対し、もう一方のパスの超伝導状態は不変であるから、
結果として信号は超伝導状態のパスを選択して流れる。

逆向きの電流を流せは信号の通過するパスが入れ替わる
ことは自明である。

このとき、２つのパスの物理的長さをしたけ変えておけ
ば、超伝導線路を流れる信号伝達速度■からｔ＝Ｌ／Ｖだけの遅延時間差が得られる。超伝導線路の場合、信号
伝達速度Ｖは光速の１７３〜１７４程度であるから、１
ｃｍの遅延距離差で約１００ｐｓ、ＩＧＨｚの信号に対
しては約３６度に相当する位相差となる。

従来のデジタル位相器と同様に最小ｔの時間間隔でデジ
タル的に遅延時間が変化するためには、Ｌの違いが２の
べき乗系列となる遅延素子部１０を第１図に示ずように
複数個従属接続することにより、制御線の選択により実
現できることは明白である。

より大きな位相差を得るためには線路の物理長さの差を
大きくすれば良く、第４図に示ずような微細な超伝導の
折り返し線路を構成すれば、超伝導であることから細線
化による抵抗の増大に悩まされることなく微小な遅延素
子が実現可能であることも本発明の大きな特徴である。

本位相器を構成するには、基板上に超伝導線路を形成し
、その後絶縁層を介して制御配線および磁場コイル、再
び絶縁層を介してバイアスマグネットを配置する。この
部材を別々に形成し、それを集積化する場合にはその組
立精度が制限となって小型化が困難なことは周知である
。小型で高精度の位相器を実現するためにはこれらの部
材を膜形成技術とフォトリソグラフィにより順次形成し
、積層する必要がある。最初に最も高い温度処理を必要
とする超伝導配線を形成することから、その後のプロセ
スは極めて容易となる。例えばＹＢＣＯ径の超伝導薄膜
を用いて超伝導線路を構成する場合、超伝導特性を発現
させるためには７５０度以上の酸素雰囲気中でアニール
処理をする必要があるが、本発明では当該温度で基板が
変質しなければ良く、ＭｇＯなどのセラミック基板を用
いれば十分である。磁場コイルを銅などで構成する場合
にはそのプロセス温度は高々２００度程度であり、−旦
高温でアニールした超伝導材料が変質することはない。

また、パターン自体もフォトマスク１枚ですむ極めて単
純なものであり、従来の半導体スイッチのように接合を
構成する必要もない。

スイッチ動作をせしめる磁場コイルは、既に薄膜ヘッド
などで形成されているものと同様であり、フォトリソグ
ラフィ技術を用いれば極めて容易に構成でき、積層する
上で回答問題はない。また、超伝導薄膜でなく、スクリ
ーン印刷によって超伝導配線を得てももちろん良い。こ
の場合、配線精度は１０μｍ程度しかないが、フォトリ
ングラフィによる後加工により高精度化することももち
ろん可能である。

バイアス磁石は微小な磁石を別途形成してそれを張り付
けても良いが、バイアス磁石自体を薄膜技術で形成する
ことももちろん考えられる。例えば、ＣｏＣｒなどの垂
直磁化膜を磁場中で付着せしめれば厚さの制御だけでバ
イアス磁場の大きさが制御でき、かつコイル形成と同じ
くフォトリソグラフィで正確に形状を決定できるから極
めて小型で高性能な遅延素子部が形成できる。この場合
のプロセス温度も前述の磁場コイルと同じく高々２００
度程度であり、超伝導線路に何等影響を与えないことは
公知である。

上記説明では、遅延素子を複数個従属接続しているが、
一定の位相切り替えのみであれば設計された長さの異な
る超伝導線路を切り替えられる遅延素子１個ですむこと
も自明である。

また、切り替えるべき遅延時間が例えばゼロとＴ十ｎｔ
　（ｎ＝１．２，３．・・・）のように一定の時間とび
を必要とする場合にもＴに相当する遅延時間の異なる遅
延素子を従属接続することで容易に実現できる。

（発明の効果）以上説明したように。本発明を用いれば極めて広帯域で
デジタル位相器が構成できる利点がある。

【図面の簡単な説明】

第１図は本発明による位相器の構成説明図、第２図は遅
延素子部の構造分解図、第３図は本発明の動作説明部、
第４図は本発明の超伝導線路の構成例を示す図である。１・・・超伝導線路、２・・・入出力端子、３・・・制
御配線、４・・・制御端子、１０・・・遅延素子部、１
１・・・磁場コイル、１２・・・バイアスマグネット、
２１・・・基板。

Claims

【特許請求の範囲】

（１）基板上に形成した超伝導線路と該超伝導線路の１
又は複数個所に設けられた遅延素子部とから構成され、
かつ該遅延素子部は２つの線路を有する超伝導線路と、
制御配線を接続した磁場コイルと、バイアスマグネット
とをそれぞれ絶縁膜を介して積層したものであることを
特徴とする位相器。