JPH03122534A - 光検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、Ｘ線検出装置、ファクシミリ装置等に使用さ
れる光検出装置に関し、更に詳しくはフォトダイオード
を主要構成要素とする光検出装置に関する。

［従来の技術］ 従来、例えばＸ線ＣＴスキャナーに使用されるＸ線検出
装置としてシンチレータとフォトダイオードとを組合わ
せたものが代表的に使用されている。シンチレータでＸ
線を赤外光又は可視光に変換したうえで、これをフォト
ダイオードで検出する。

第７図及び第８図は従来のＸ線ＣＴスキャナー用のｐｉ
ｎ型フォトダイオードアレイを示す。

ガラス基板（２）上に帯状の共通電極（４）が設けられ
、これに沿って多数の個別電極（６）が１次元配置され
る。画電極（４，６）はいずれもＣ「で構成される。各
個別電極（６）上から共通電極（４）上にかけて下から
順にｎ層（１０）、ｉ層（１１）及び９層（１２）から
なる非晶質Ｓｔ半導体層（１５）が設けられる。半導体
層（１５）上にはＩＴＯからなる透明導電膜（３０）が
形成され、この透明導電膜（３０）の端部が個別電極（
６）に接触する。これにより、半導体層（１５）を共通
電極（４）と透明導電膜（３０）とで挟んだ構造のｐｉ
ｎ型フォトダイオード素子が形成され、半導体層（１５
）の出力が共通電極（４）と個別電極（６）とを通して
引き出される。通常、透明導電膜（３０）上に更に透明
樹脂をコーティングして以上のフォトダイオード素子を
保護する。

［発明が解決しようとする課題］ 第９図は以上に説明した従来のフォトダイオードアレイ
（４２）の１素子におけるバイアス電圧ＶＢに対する光
電流Ｉの感度特性図である。ただし、受光面積を０．　
２５　ｃ　ｍ２として螢光打丁で測定を行なった。１素
子あたりの静電容量測定値は非常に大きく、５５００ｐ
Ｆであった。

さて、フォトダイオード素子の要求特性としてＳＮ比が
大きいこと、放射感度が大きくしかもバラツキが小さい
こと、静電容量が小さいこと等が挙げられる。

ＳＮ比及び感度を大きくするには、前記のｐｉｎ型非晶
質Ｓｉ半導体層（１５）を採用し、ｎ層（１０）にａ−
３ｔ：Ｈ，ｉ層（１１）にａ　　Ｓ　ｉ；　Ｈｓｐ層（
１２）にａ−ＳｉＣ：Ｈをそれぞれ用いれば良い（特開
昭５７−９５６７及び電子材料９第４０頁　１９８２　
参照）。感度のバラツキは、半導体層（１５）及び透明
導電膜（３０）を均一に製造する技術に依存する。

非晶質Ｓｔは、誘電率が結晶Ｓｔにほぼ等しい。ところ
が、上記非晶質Ｓｉフォトダイオードは、非晶質材料を
採用しているために製造が容易である反面、半導体層（
１５）を通常０．１μｍ〜３μｍ程度の膜厚とするから
、１素子あたりの静電容量が前記のように非常に大きく
なる欠点があった。静電容量が大きければ、光を電気信
号に変換して読取る際にノイズの影響を大きく受けてＳ
Ｎ比が悪くなるだけでなく、応答が遅くなるのである。

さて、フォトダイオード１素子の静電容量Ｃは、Ｃ−ε
Ｓ／ｄ　（ここに、εは誘電率、Ｓは素子面積、ｄは膜
厚をそれぞれ表わす。）で求められる。したがって、静
電容量Ｃを小さくするためには、素子面積Ｓを小さくし
たり、膜厚ｄを大きくしたりすることが考えられる。と
ころが、素子面積Ｓを小さくすることは光電変換効率の
低下を招くので好ましくない。また、膜厚ｄ特にｉ層（
１１）の膜厚を大きくすると、素子に印加する逆バイア
ス電圧が小さい場合に十分な電界がキャリアにかからな
いために再結合、トラップ単位の影響を受けて電流感度
がばらつき、位置に応じた光電流を正確に検出できない
問題が生じる。非晶質Ｓｉではキャリアのμτ積（移動
度μと寿命τとの積）が小さくて、膜厚の大きいｉ層（
１１）をキャリアが通り抜けられないのである。

本発明は、以上の点に鑑みてなされたものであって、フ
ォトダイオード素子の面積を小さくしたり、この素子を
構成する半導体層の膜厚を大きくしたりすることなく、
素子静電容量を小さくした光検出装置を提供することを
目的とする。

［課題を解決するための手段］ 本発明に係る光検出装置は、前記の目的を達成するため
に、基板上のフォトダイオードに対して直列ダイオード
を外付けしたことを特徴とする。フォトダイオードに対
して外付はダイオードを逆方向に直列接続すれば良い。

ただし、ダイオードの漏れ電流がフォトダイオードに比
べて１桁以上大きい場合には、両者を同一方向に直列接
続しても良い。

逆バイアス時だけでなく順バイアス時にも電流感度を低
下させることなく静電容量を下げるためには、フォトダ
イオードに比べて電流立ち上がり電圧すなわちＶｆ値の
小さいダイオードを組合せる。

フォトダイオードは非晶質Ｓｔ半導体で、ダイオードは
結晶Ｓｔ半導体でそれぞれ構成することができ、この場
合にはｐｉｎ型フォトダイオードとショットキー型ダイ
オードとを組合せれば、ダイオードのＶｆ値がフォトダ
イオードより大幅に小さくなって好都合である。

［作　用］ 本発明に係る光検出装置では、フォトダイオードに直列
接続する外付はダイオードの静電容量を選択することに
より両者の直列回路全体の静電容量をコントロールする
ことができ、この静電容量の低減が可能である。この際
、フォトダイオードに比べてＶｆ値の小さいダイオード
を組合せれば、逆バイアス時だけでなく順バイアス時に
も電流感度を低下させることなく静電容量が引下げられ
る。この意味で、フォトダイオードを非晶質Ｓｔ半導体
で構成し、ダイオドを結晶Ｓｔ半導体で構成する場合に
は、ｐｉｎ型フォトダイオードとショットキー型ダイオ
ードとを組合せる。

［実施例］ 以下、再びＸ！ＩｃＴスキャナー用のｐｉｎ型非晶質Ｓ
ｉフォトダイオードアレイを取上げて、本発明の詳細な
説明する。

第１図及び第２図は、本発明の実施例に係るフォトダイ
オードアレイを示す。

０．５５ｍｍ厚のガラス基板（２）（例えばコニング社
製のホウケイ酸ガラス７０５９）上に１０００人のＣｒ
層をスパッタ蒸着し、これをフォトリソグラフィの手法
でパターニングして、帯状の共通電極（４）とこれに沿
って１次元配列した多数の個別電極（６）とを形成する
。ただし、Ｃｒに代えてＴｉ、ＡｊｌＳＮｉ等の他の金
属を用いても良い。

次に、各個別電極（６）上から共通電極（４）上にかけ
て、下から順にｎ層（１０）、Ｌ層（１１）及びｐ層（
１２）からなる非晶質Ｓｔ半導体層（１５）を設ける。

ｎ層（ｌＯ）はＰをドーピングしたａ−Ｓｉ：Ｈ膜であ
って、Ｓ　Ｉ　ＨＳＰ　Ｈａ及びＨ２からなる混合ガス
を高周波グロー放電により２５０℃で分解して、これを
３００人堆積する。この上のｉ層（１１）はドーピング
しないａ−Ｓｔ：Ｈ膜であって、Ｓ　ｉＨ４ガスを高周
波グロー放電により２５０℃で分解してこれを約５００
Ａ堆積する。この上のｐ層（１２）はＢをドーピングし
たａ−ＳｉＣ：Ｈ膜であって、Ｓ　ｉＨ、Ｂ　２Ｈ，Ｃ
Ｈ及びＨ２からなる混合ガスを高層４ 波グロー放電により２００℃で分解して、これを１５０
〜２００人堆積する。

ｐｉｎ各層の物性値は次のとおりである。

（１）　ｎ層（ａ−Ｓｉ：Ｈ） 禁制帯Ｅ　　　　＝１．７５ｅＶ 　ｏｐｔ 光照射時導電率σ　−１０−３／Ω・ｃｍｈ （２）ｉ層（ａ−８ｉ　：　Ｈ） 禁制帯Ｅ　　　　＝１．７５ｅＶ 　ｏｐｔ 光照射時導電率σ　−１０−’／Ω・ｃｍｈ １０ 暗時導電率σ　−１０／Ω・ｃｍ （３）ｐ層（ａ−ＳｉＣ：Ｈ） 禁制帯Ｅ　　　　＝２．ＯｅＶ 　ｏｐｔ 光照射時導電率σ　−１０−３／Ω・ｃｍｈ 次に、レジストパターンを使用しながらこの非晶質Ｓｉ
半導体層をエツチングして、各個別電極（６）上から共
通電極（４）上にかけて伸びる短冊状の半導体層（１５
）とする。エツチングにはＣＦ　４と０□との混合ガス
が使用可能である。

この上にＥＢ蒸着法Ｊこより温度２００℃、到６ 達圧力ｌＸ１０　Ｔｏｒ「、０　分圧５Ｘ１０−’Ｔ　
ｏｒｒの条件下でＩＴＯを８００人蒸着した後、これを
塩酸、硝酸及び水の混合液でパターン化して透明導電膜
（３０）とする。このＩＴＯからなる透明導電膜（３０
）は、端部が個別電極（６）に接触する。これにより、
半導体層（１５）を共通電極（４）と透明導電膜（３０
）とで挟んだ構造のｐｉｎ型フォトダイオードＰＤが形
成される。ただし、共通電極（４）及び個別電極（６）
を外部接続のために一部残して透明なエポキシ樹脂を約
１０μｍコーティングし、これを熱硬化させて以上のフ
ォトダイオードＰＤを保護するが、図示を省略している
。なお、透明導電膜（３０）を構成するＩＴＯの膜厚を
８００人としたのは、ＩＴＯの屈折率が１．９であり、
この下の半導体層（１５）の屈折率が３．４であり、Ｉ
ＴＯ上にコーティングされる透明樹脂の屈折率が１．５
であるため、８００人が入射波長５５０ｎｍに対してほ
ぼ無反射膜厚となるからである。

更に、外部から結晶Ｓｔ型クシヨツトキーダイオードの
アノード側（３２）を個別電極（６）の上方において透
明導電膜（３０）上にボンディングする。これにより、
非晶質Ｓｔｔ導体からなるｐｉｎ型フォトダイオードＰ
ＤにダイオードＤが逆方向に直列接続され、この直列回
路の出力が共通電極（４）とダイオードＤのカソード側
端子（３４）とを通して引き出される。

第３図は、以上のようにしてできた本発明の実施例に係
るフォトダイオードアレイ（４１）の１素子を示す等価
回路図である。

同図に示すように、共通電極（４）と端子（３４）との
間には、ｐｉｎ型フォトダイオードＦＤと、ショットキ
ーダイオードＤとが互いに逆方向に直列接続されており
、この直列回路に対して静電容１１ｃが並列接続されて
いる。この静電容量Ｃは、外付はダイオードＤの静電容
量を選択することによってコントロールすることができ
、静電容量Ｃの低減が可能である。

第４図は、このフォトダイオードアレイ（４１）の１素
子におけるバイアス電圧ＶＢに対する光電流Ｉの感度特
性図である。ただし、前記従来例と同様に受光面積を０
．２５ｃｍ２として蛍光灯下でａｌ定を行なった。１素
子あたりの静電容Ｒ１１！１定値は、１０ｐＦまで大幅
に低下する。

しかも、しかも、本実施例では第９図に示す従来の特性
に比べて逆バイアス特性、順バイアス特性ともにほとん
ど差がない。つまり、フォトダイオードＰＤに対して逆
バイアス及び順バイアスの双方向で光電流■が低下する
ことなく、静電容量Ｃが大幅に低下する。ただし、フォ
トダイオードＰＤ及びダイオードＤのＶｆ値は、電流０
，３μＡ時にそれぞれ０．５５Ｖ及び０゜０７Ｖであっ
た。

このようにフォトダイオードＰＤに比べてＶｆ値の小さ
いダイオードＤを組合せれば、逆バイアス時だけでなく
順バイアス時にも電流感度を低下させることなく静電容
量が引下げられる。

第５図及び第６図を用いてこの理由を説明する。

第５図は、Ｖｆ値の異なるフォトダイオードＰＤとダイ
オードＤとを組合せた場合のフォトダイオードアレイ素
子の暗時電流−電圧特性を示す。この素子に光を照射す
ると、第６図のように電流−電圧特性が変化する。ただ
し、両図においてフォトダイオードＰＤのみの場合の特
性とダイオードＤのみの場合の特性とは仮想線で示す。

第６図に示すように、フォトダイオードＰＤの電流零点
が光起電力によりａ点にシフトし、逆にダイオードＤの
電圧降下ΔＶが起こり、素子全体の電気特性は第６図中
のｆ−ｃ−ｂ−ａ−ｄ−ｅを通る曲線となる。しかも、
電圧降下ΔＶはフォトダイオードＰＤとダイオードＤと
のＶｆ値の差が大きいほど小さくなる。したがって、前
記のようにフォトダイオードＰＤを非晶質Ｓｉで構成し
たｐｉｎ型とする場合には、これよりＶｆ値の小さい結
晶Ｓｉ型のショットキーダイオードＤを組合せるのが好
ましい。

なお、以上に説明した実施例ではフォトダイオードＰＤ
と外付はダイオードＤとのアノードどおしを接続してい
るが、カソードどおしを接続した直列回路も構成可能で
ある。また、ダイオードＤの漏れ電流がフォトダイオー
ドＰ　Ｄ　ｌ：：比べて１桁以上大きい場合には、両者
を同一方向に直列接続してもフォトダイオードＰＤの電
流特性を変えずに静電容量だけを低減することができる
。

［発明の効果］ 以上に説明したように、本発明に係る光検出装置は、基
板上のフォトダイオードに対して直列ダイオードを外付
けしたものであって、フォトダイオード素子の面積を小
さくしたり、この素子を構成する半導体層の膜厚を大き
くしたりすることなく、またフォトダイオードに対して
少なくとも逆バイアス方向で光電流を低下させることな
く、素子静電容量を小さくすることができる。したがっ
て、本発明によれば、信号読取り時のノイズを低減して
ＳＮ比を向上させることができるだけでなく、応答が速
くなる効果がある。

フォトダイオードに比べてＶｆ値の小さいダイオードを
組合せれば、逆バイアス時だけでなく順バイアス時にも
電流感度を低下させることなく素子静電容量を下げるこ
とができる。また、フォトダイオードを非晶質Ｓｉ半導
体で構成すれば、パターン化が容易になって製造コスト
を低減することができる。フォトダイオードを非晶質Ｓ
ｉ半導体で構成し、ダイオードを結晶Ｓｉ半導体で構成
する場合には、ｐｉｎ型フォトダイオードとショットキ
ー型ダイオードとを組合せれば、ダイオードのＶｆ値が
フォトダイオードより大幅に小さくなって好都合である
。

【図面の簡単な説明】

第１図は、本発明の実施例に係るフォトダイオードアレ
イの平面図、 第２図は、前図のｎ−ｍ断面図、 第３図は、前２図のフォトダイオードアレイの１素子を
示す等価回路図、 第４図は、第１図及び第２図のフォトダイオードアレイ
の１素子におけるバイアス電圧に対する光電流の感度特
性図、 第５図は、Ｖｆ値の異なるフォトダイオードとダイオー
ドとを組合せた場合のフォトダイオードアレイ素子に関
する暗時電流−電圧特性の説明図、 第６図は、光照射時の前図と同様の図、第７図は、従来
のフォトダイオードアレイの平面図、 第８図は、前図の■−■断面図、 第９図は、前２図のフォトダイオードアレイの１素子に
おけるバイアス電圧に対する光電流の感度特性図である
。 符号の説明 ２・・・ガラス基板、４・・・共通電極、６・・・個別
電極、ｌＯ・・・ｎ層、１１・・・ｉ層、１２・・・ｐ
層、１５・・・半導体層、３０・・・透明導電膜、４１
．４２・・・フォトダイオードアレイ、Ｄ・・・ダイオ
ード、ＰＤ・・・フォトダイオード。

Claims (1)

1. 【特許請求の範囲】 １、基板上のフォトダイオードに対して直列ダイオード
   を外付けしたことを特徴とする光検出装置。 ２、フォトダイオードに対してダイオードを逆方向に接
   続したことを特徴とする請求項１記載の光検出装置。 ３、フォトダイオードに比べてダイオードの方が電流立
   ち上がり電圧が小さいことを特徴とする請求項１又は２
   に記載の光検出装置。 ４、フォトダイオードが非晶質Ｓｉ半導体からなり、ダ
   イオードが結晶Ｓｉ半導体からなることを特徴とする請
   求項１〜３のいずれか１項に記載の光検出装置。 ５、フォトダイオードがｐｉｎ型であり、ダイオードが
   ショットキー型であることを特徴とする請求項４記載の
   光検出装置。