JPH03118721A - トランジスタの保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ トランジスタの保護回路に係り、詳しくは過電流に対す
る保護回路に関し、 トランジスタの保護動作時に生じる発熱を抑制し、トラ
ンジスタ及び他の素子の熱破壊を防止することができる
トランジスタの保護回路を提供することを目的とし、 負荷を駆動する出力トランジスタと、前記出力トランジ
スタを導通状態又は遮断状態に制御する駆動制御手段と
、前記出力トランジスタに流れる電流を検出する電流検
出手段と、前記電流検出手段の検出電流値が予め定めら
れた過電流設定値以上の時、過電流状態であると判定す
る過電流判定手段と、前記過電流判定手段により過電流
状態が少なくとも第１の所定時間継続して判定された時
、出力トランジスタが遮断状態となるように前記駆動制
御手段による遮断制御を遅延させる遮断遅延手段と、前
記遮断遅延手段の作用により前記駆動制御手段による出
力トランジスタの遮断制御が行なわれた後、第２の所定
時間経過後に出力トランジスタが導通状態となるように
前記駆動制御手段による導通制御を遅延させる導通遅延
手段とにより構成した。

［産業上の利用分野］ 本発明はトランジスタの保護回路に係り、詳しくは過電
流に対する保護回路に関するものである。

近年、半導体装置においても高い駆動能力が要求され、
それに伴って出力トランジスタの保護回路も信転性の高
いものが要求されている。

［従来の技術］ 従来、第４図に示すように、半導体装置における出力ト
ランジスタ２１の過電流保護回路は同トランジスタ２Ｉ
のベース端子にバイアス電流制御回路２２を接続させて
いる。又、同トランジスタ２１のベース・エミッタ間に
抵抗２３．２４を接続し、その抵抗２３．２４間にトラ
ンジスタ２５のベース端子を接続して、ベース・エミッ
タ間の電圧ｖＢに相対する抵抗２４の端子間電圧をトラ
ンジスタ２５に出力するようにしている。

そして、出力トランジスタ２１のコレクタ電流■０をベ
ース・エミッタ間の電圧ｖＢで検出し、その電圧ｖＢの
値によってトランジスタ２５を動作させ、そのトランジ
スタ２５の動作状態に基づいてバイアス電流制御回路２
２は出力トランジスタ２１のベースに入力するバイアス
電流ｒＢを制御するようになっている。

即ち、バイアス電流制御回路２２は第５図に示すように
、出力トランジスタ２１の動作時において、コレクタ電
流■０が予め定められた過電流設定値ｒＯ８以上流れた
場合、バイアス電流ＩＢを減らし、オン状態にある出力
トランジスタ２１を設定した電流値に低下させることで
保護を図っていた。

［発明が解決しようとする課題１ しかしながら、前記保護回路はバイアス電流ＩＢを減少
させている保護動作中においても出力トランジスタ２１
を動作させている。その結果、保護動作中においても出
力トランジスタ１には電流が流れ続け、発熱量が大きく
、出力トランジスタ２１及び他の素子が熱破壊するおそ
れがあった。

本発明の目的はトランジスタの保護動作時に生じる発熱
を抑制し、トランジスタ及び他の素子の熱破壊を防止す
ることができるトランジスタの保護回路を提供すること
にある。

【課題を解決するための手段］ 第１図は本発明の原理説明図である。

駆動制御手段２は出力トランジスタｌを導通状態又は遮
断状態に制御するものであり、これにより負荷を駆動す
る。電流検出手段３は出力トランジスタ１に流れる電流
を検出するものであり、例えば抵抗により形成される。

過電流判定手段４は電流検出手段３の検出電流値が予め
定められた過電流設定値以上の時、過電流状態であると
判定するものである。

遮断遅延手段５は過電流判定手段４により過電流状態が
少なくとも第１の所定時間Ｔ１継続して判定された時、
出力トランジスタ１が遮断状態となるように駆動制御手
段２による遮断制御を遅延させるものである。そして、
導通遅延手段６は遮断遅延手段５０作用により駆動制御
手段２による出力トランジスタ１の遮断制御が行なわれ
た後、第２の所定時間Ｔ２経過後に出力トランジスタ１
が導通状態となるように駆動制御手段２による導通制御
を遅延させるものである。

［作用］ 出力トランジスタ１の導通状態において、電流検出手段
３の検出電流値が過電流設定値以上の時、過電流判定手
段４により過電流状態であると判定される。遮断遅延手
段５は、過電流判定手段４により過電流状態の判定が少
なくとも第１の所定時間Ｔ１継続してされた時、出力ト
ランジスタ１が遮断状態となるように駆動制御手段２に
よる遮断制御を遅延させる。

そして、この遮断遅延手段５０作用により出力トランジ
スタｌの遮断制御が行なわれた後、第２の所定時間Ｔ２
経過後に出力トランジスタｌが導通状態となるように、
導通遅延手段６は駆動制御手段２による導通制御を遅延
させるので、保護動作中において出力トランジスタ１に
は第２の所定時間Ｔ２だけ電流が流れず、発熱が抑えら
れ、出力トランジスタ１及び他の素子の熱破壊が防止さ
れる。

又、遮断遅延手段５は過電流判定手段４により過電流状
態の判定が少なくとも第１の所定時間Ｔ１継続してされ
た時に、出力トランジスタ１が遮断状態となるように駆
動制御手段２を遅延させるようにしたので、この所定時
間Ｔｌ内に負荷状態が変化して電流検出手段３による検
出電流値がが過電流設定値未満になれば、出力トランジ
スタ１を遮断することなく連続して負荷を駆動すること
ができる。

【実施例１ 以下、本発明を半導体装置に設けたトランジスタの保護
回路に具体化した一実施例を第２．３図に従って説明す
る。

第２図は本発明を具体化した一実施例における保護回路
を示す電気回路図、第３図は保護回路の作用を示すグラ
フである。

第２図において、出力トランジスタＱ１は半導体装置上
に形成されたトランジスタでありて、そのベース端子に
は図示しない半導体装置中の制御回路からの制御信号に
基づいて動作するスイッチＳＷを介して定電流回路１１
からバイアス電流ＩＢが供給される。又、出力トランジ
スタＱ１のエミッタ端子には電流検出手段としての検出
抵抗Ｒ１が接続され、この検出抵抗Ｒ１はトランジスタ
Ｑ２．Ｑ３、抵抗Ｒ２，Ｒ３とでカレントミラー回路を
構成しており、検出抵抗Ｒ１により出力トランジスタＱ
１のコレクタ電流ＩＯが検出されるようになっている。

そして、このカレントミラー回路のトランジスタＱ２に
は定電流回路１２から定電流１１が供給され、トランジ
スタＱ３には定電流回路１３から定電流１２（ζＩｔ）
が供給されるようになっている。

トランジスタＱ３のコレクタ側にはトランジスタＱ４の
ベース端子が接続され、同トランジスタＱ４のコレクタ
端子は電源ラインに接続されたトランジスタＱ９のベー
ス端子に接続されている。

なお、本実施例ではトランジスタＱ２．Ｑ３゜Ｑ４によ
って過電流判定手段が構成され、検出抵抗Ｒ１の電圧降
下の増加による接続点Ｘ、Ｙの電圧上昇に基づいてトラ
ンジスタＱ４がオンすることにより、過電流状態である
と判定するようになっている。トランジスタＱ９のコレ
クタ端子はトランジスタＱ６のベース端子に接続され、
同トランジスタＱ６のコレクタ端子は後記するカレント
ミラー回路を構成するトランジスタＱ７のコレクタ端子
に並列に接続されている。

カレントミラー回路はトランジスタＱ７．ＱＢとで構成
され、トランジスタＱ７には定電流回路１４から定電流
Ｉ４が供給され、トランジスタＱ８には定電流回路１５
から定電流Ｉ５が供給されるようになっている。定電流
１４．１５はそれぞれ大きさが異なっている。そして、
カレントミラー回路は前記トランジスタＱ６がオンする
ことによってオフし、前記トランジスタＱ６がオフする
ことによってオンするようになっている。

コンパレータ１６の一方の入力端子１６ａは前記カレン
トミラー回路のトランジスタＱ８のコレクタ側に接続さ
れるとともに、同人力端子１６ａには前記トランジスタ
Ｑ８と並列にコンデンサＣが接続されている。コンパレ
ータ１６はヒステリシス特性を備えており、入力端子１
６ａの入力電圧ＶＩが基準電圧ＶＲ以上になると出力端
子１６ｃよりハイレベルの出力信号を出力し、入力電圧
Ｖｌが前記基準電圧ＶＲよりもΔ■だけ小さいΔＶＲ未
溝になるとローレベルの出力信号を出力するようになっ
ている。コンパレータ１６の他方の入力端子１６ｂは基
準電圧ＶＲに接続されている。又、コンパレータ１６の
出力端子１６ｃには駆動制御手段としてのトランジスタ
Ｑ５が接続され、同トランジスタＱ５のコレクタ端子は
前記スイッチＳＷ及び出力トランジスタ９１間に接続さ
れている。

なお、コンデンサＣが充電されてその電圧が基準電圧Ｖ
Ｒとなる時間Ｔ１と、コンデンサＣが放電されてその電
圧がΔＶＲ未満となる時間Ｔ２とは、前記定電流Ｉ４及
び定電流Ｉ５の比を変更することにより、所望の値とす
ることができる。

そして、本実施例ではトランジスタＱ６〜Ｑ９゜コンデ
ンサＣ及びコンパレータ１６により遮断遅延手段及び導
通遅延手段が構成され、コンデンサＣの充ｆｔ電圧が基
準電圧ＶＲ以上になるとコンパレータ１６よりハイレベ
ルの出力信号を出力し、トランジスタＱ５をオンさせて
定電流回路１１からのバイアス電流ＩＢを同トランジス
タＱ５を介して流し、出力トランジスタＱ１へのバイア
ス電流ＩＢの供給を停止し、同トランジスタＱ１をオフ
させるようになっている。又、逆にコンデンサＣの充電
電圧がΔＶＲ未溝になるとコンパレータ１６よりローレ
ベルの出力信号を出力し、トランジスタＱ５をオフさせ
て定電流回路１１からのバイアス電流１．を出力トラン
ジスタＱ１に供給させ、同トランジスタＱ１をオンさせ
るようになっている。

さて、半導体装置中の制御回路からの制御信号に基づい
てスイッチＳＷが二点鎖線で示すように閉路されると、
定電流回路１１からバイアス電流ＩＢが出力トランジス
タＱ１のベース端子に供給され、同出力トランジスタＱ
１がオンし検出抵抗Ｒ１を介してコレクタ電流１０、即
ち、負荷電流が流れる。

負荷状態が変化してコレクタ電流ＩＯが増加し、第３図
に示す過電流設定値ｌ０１Ｓ以上になると、検出抵抗Ｒ
１での電圧降下が増加し、接続点Ｘの電圧Ｖｘが上昇す
る。これにより、トランジスタＱ３のコレクタ側の接続
点Ｙの電圧ｖｙも上昇する。接続点Ｙの電圧ｖｙの上昇
によりトランジスタＱ４がオンし、同トランジスタＱ４
のオンによりトランジスタＱ９がオンする。そして、ト
ランジスタＱ９のオンによってトランジスタＱ６がオン
するため、カレントミラー回路を構成するトランジスタ
Ｑ７．ＱＢがオフされる。

トランジスタＱ８のオフにより、コンデンサＣが定電流
回路１５からの定電流■５により充電され、過電流設定
値１０３以上のコレクタ電流ＩＯが流れ続けると、コン
デンサＣは充電され続ける。

そして、コンデンサＣの充電開始後、所定時間Ｔ１経過
して充電電圧が基準電圧ＶＲ以上になると、コンパレー
タ１６よりハイレベルの出力信号が出力され、トランジ
スタＱ５がオンされる。同トランジスタＱ５のオンによ
り定電流回路１１からのバイアス電流ＩＢが同トランジ
スタＱ５を介して流れるため、バイアス電流Ｉｓが出力
トランジスタＱ１に供給されず、同トランジスタＱ１は
第３図に■で示すようにオフされる。

出力トランジスタＱｌのオフによりコレクタ電流■０が
ゼロになり、第３図に示す過電流設定値１０５未満にな
ると、検出抵抗Ｒ１での電圧降下が減少し、接続点Ｘの
電圧Ｖｘが下降する。これにより接続点Ｙの電圧ｖｙも
下降し、トランジスタＱ４．トランジスタＱ９がオフし
、同トランジスタＱ９のオフによってトランジスタＱ６
がオフするため、カレントミラー回路を構成するトラン
ジスタＱ７．ＱＢがオンされる。

トランジスタＱ８のオンにより、コンデンサＣの充電電
荷が同トランジスタＱ８を介して放電され、その電圧が
下降する。そして、コンデンサＣの放電開始後、所定時
間Ｔ２経過して充電電圧がΔＶＲ未溝になると、コンパ
レータ１６の出力信号はローレベルとなり、トランジス
タＱ５がオフされる。同トランジスタＱ５のオフにより
定電流回路１１からのバイアス電流ｒＢは出力トランジ
スタＱ１に供給され、同トランジスタＱ１は第３図に■
で示すようにオンされる。

そして、出力トランジスタＱ１がオンされた時のコレク
タ電流■０が第３図に示す過電流設定値１０８以上であ
ると、前記と同様にしてトランジスタＱ４．Ｑ９及びＱ
６がオンし、トランジスタＱ７．ＱＢがオフされコンデ
ンサＣが定電流回路１５からの定電流Ｉ５により充電さ
れる。過電流設定値ＩＯ３以上のコレクタ電流■０が流
れ続けると、コンデンサＣは充電され続け、コンデンサ
Ｃの充電開始後、所定時間Ｔ、経過して充電電圧が基準
電圧ＶＲ以上になると、出力トランジスタＱｌは第３図
に■で示すようにオフされる。

以後、出力トランジスタＱ１のオフより所定時間Ｔ１経
過後に同トランジスタＱ１がオンされ、出力トランジス
タＱ１がオンされた時のコレクタ電流１０が第３図に示
す過電流設定値１０８以上である場合には、前記と同様
にして出力トランジスタＱ１は、所定時間Ｔ２のオフ状
態と所定時間Ｔ１のオン状態とに駆動制御される。

このように、本実施例では出力トランジスタＱ１がオン
された時のコレクタ電流ｆＯが過電流設定値１０５未満
であると同トランジスタＱ１をオン状態に保持し、出力
トランジスタＱ１がオンされた時、過電流設定値１０３
以上のコレクタ電流ＩＯが少なくとも所定時間Ｔ１継続
して流れ続けると、同トランジスタＱ１をオフ状態にす
るようにしたので、保護動作時に生じる出力トランジス
タＱ１の発熱を抑制することができ、同トランジスタＱ
１及び隣接する他の素子の熱破壊を防止することができ
る。

又、本実施例では出力トランジスタＱ１がオンされた時
、過電流設定値１０３以上のコレクタ電流１０が少なく
とも所定時間Ｔ１継続して流れ続けた場合に、同トラン
ジスタＱ１をオフ状態にするようにしたので、この所定
時間Ｔｌ内に負荷状態が変化してコレクタ電流１０が過
電流設定値ＩＯ３未満になったとき、連続して負荷を駆
動することができる。

なお、本実施例ではバイポーラトランジスタよりなる半
導体装置に具体化したが、ＭＯＳ）ランジスタよりなる
半導体装置における出力トランジスタの保護回路に実施
してもよい。

［発明の効果］ 以上詳述したように、本発明によればトランジスタの保
護動作時に生じる発熱を抑制し、トランジスタ及び隣接
する他の素子の熱破壊を防止することができる優れた効
果がある。

３は電流検出手段、 ４は過電流判定手段、 ５は遮断遅延手段、 ６は導通遅延手段である。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明を具体化した一実施例における保護回路
を示す電気回路図、 第３図は保護回路の作用を示すグラフ、第４図は従来の
保護回路を示す電気回路図、第５図は従来の保護回路の
作用を示すグラフである。 図において、 ■は出力トランジスタ、 ２は駆動制御手段、

Claims (1)

1. 【特許請求の範囲】 １　負荷を駆動する出力トランジスタ（１）と、前記出
   力トランジスタ（１）を導通状態又は遮断状態に制御す
   る駆動制御手段（２）と、 前記出力トランジスタ（１）に流れる電流を検出する電
   流検出手段（３）と、 前記電流検出手段（３）の検出電流値が予め定められた
   過電流設定値以上の時、過電流状態であると判定する過
   電流判定手段（４）と、 前記過電流判定手段（４）により過電流状態が少なくと
   も第１の所定時間（Ｔ＿１）継続して判定された時、出
   力トランジスタ（１）が遮断状態となるように前記駆動
   制御手段（２）による遮断制御を遅延させる遮断遅延手
   段（５）と、 前記遮断遅延手段（５）の作用により前記駆動制御手段
   （２）による出力トランジスタ（１）の遮断制御が行な
   われた後、第２の所定時間（Ｔ＿２）経過後に出力トラ
   ンジスタ（１）が導通状態となるように前記駆動制御手
   段（２）による導通制御を遅延させる導通遅延手段（６
   ）と により構成したことを特徴とするトランジスタの保護回
   路。