JPH0311803A - セラミック電子部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はセラミック基板の上に所定のパターンを有する
電極が形成されたたとえばストリップラインフィルタの
ようなセラミック電子部品の製造方法に関する。

［従来の技術］ セラミック電子部品の一例として、ストリップラインフ
ィルタの電極構造の一例を第２図に示す。

上記ストリップラインフィルタｌは、セラミック基板２
の一方の主面３に形成された各々がたとえば三段のコム
ライン型の共振電極パターン４゜５と、上記セラミック
基板２の他方の主面６に形成されたアース電極７とを含
む。アース電極７はセラミック基板２の上記他方の主面
６からさらにその側表面８を経て上記一方の主面３にま
で延びて形成される。そして、上記共振電極パターン４
゜５の共振電極９：ｌ　ｌはその各一端側がこのアース
電極７の延長端１２に共通接続され、−枚のセラミック
基板２上に２組のストリップラインフィルタｌａ、ｌｂ
が形成される。上記共振電極９および共振電極１１はｌ
／４波長のものとして構成され、上記共振電極９および
共振電極１１のアース電極７側の端部は、短絡端、すな
わち、電圧定在波が零となっている。従って、共振電極
９の寸法Ａは通過マイクロ波波長の１／４に、また、共
振電極１１の寸法Ｂは通過マイクロ波波長の１／４に設
定される。

これら２組のストリップラインフィルタｌは、接続電極
１３により互いに接続され、外部引出電極１４およびア
ース電極７の延長端１２等には、リード端子１５が接続
される。

ところで、上記のような電極パターン構造を有するスト
リップラインフィルタｌのエレメント１６は、従来、第
３図（ａ）ないし第３図（ｄ）に示すようにして形成し
ていた。

まず、第３図（ａ）に示すように、高い誘電率を有する
セラミック基板２を用意し、このセラミック基板２の一
方の主面３に、第３図（ｂ）に示すように、各々がたと
えば三段のコムライン型の共振電極パターン４．５およ
び接続電極１３をスクリーン印刷等の手法で形成する。

そして、この共振電極パターン４．５および接続電極１
３を乾燥したのち、第３図（Ｃ）に示すように、上記セ
ラミック基板２の他方の主面６全体にアース電極７を塗
布する。このアース電極７が乾燥すると、第３図（ｄ）
に示すように、上記セラミック基板２の側表面８に上記
共振電極パターン４．５とアース電極７とを接続する側
面電極１７を塗布し、乾燥させる。その後、セラミック
基板２にこれら共振電極パターン４．５、接続電極１３
、アース電極７および側面電極１７が焼き付けられる。

［発明が解決しようとする課題］ ところで、上記従来のストリップラインフィルタ１の製
造方法では、セラミック基板２の２つの主面３，６と１
つの側表面８に電極を形成する毎に、印刷もしくは塗布
された電極の乾燥が必要であり、ストリップラインフィ
ルタｌの製造に時間がかかるという問題があった。

また、上記側面電極１７の塗布の効率をあげるために、
セラミック基板２を何枚か重ねて電極材料を塗布もしく
は印刷することも行なわれているが、このようにすると
、セラミック基板２のエツジ部１８で共振電極パターン
４．５とアース電極７との接続が切れることがあり、ま
た、セラミンク基板２の一枚毎に側面電極１７を塗布す
ると、側面電極１７の形成に時間がかかるという問題が
あった。

本発明の目的は、セラミック基板への電極形成の効率が
高く、かつ、電極の形成精度および信頼性が高いセラミ
ック電子部品の製造方法を提供することである。

［課題を解決するための手段１ このため、本発明は、セラミック基板の２つの主面に形
成された電極膜をこれら２つの主面の間の側表面に形成
された電極膜によって互いに接続された電極構造を有す
るセラミック電子部品の製造方法であって、 上記セラミック基板の全面に導電膜を形成する工程と、
このセラミック基板の上記主面の上の導電膜上にフォト
レジスト材料膜を形成する工程と、このフォトレジスト
材料膜を露光してセラミック基板の」−記主面に形成す
る電極パターンに対応するパターンを有するレジスト膜
を形成する工程と、セラミック基板の側表面上の上記電
極膜の形成位置にフレキシブルテープを貼り付ける工程
と、全体をエツチング液に浸漬して上記レジスト膜およ
びフレキシブルテープに覆われた部分を残して上記導電
膜を除去する工程とからなることを特徴としている。

［作用］ 上記セラミック基板の全面に形成された導電膜は、エツ
チング液中では、上記レジスト膜およびフレキシブルテ
ープにより保護される。そして、上記レジスト膜および
フレキシブルテープにより保護されていない部分の導電
膜は、エツチング液によって除去される。

［発明の効果１ 本発明によれば、フォトマスクは比較的短時間で形成す
ることができ、しかも、レジスト膜およびフレキシブル
テープにより保護されていない部分の導電膜をエツチン
グにより除去すれば、セラミック基板に必要な電極膜が
一度で形成されるので、所定のパターンを有するセラミ
ック電子部品の電極膜を効率よく形成することかでさ、
しかも、電極膜はセラミック基板の全面に一体的に形成
された導電膜の一部分であるから、電極膜がセラミック
基板のエツジで切断されるといったことがなく、信頼性
の高いセラミック電子部品を得ることができる。

［実施例］ 以下、添付の図面を参照して本発明の詳細な説明する。

第２図において電極構造を説明し、たストリフプライン
フィルタ１の製造Ｊこ本発明を適用した実施例を、第ｒ
　ｗ＜ａ＞ないし第１図（ｒ−）により説明する。

まず、第１図（ａ）に示すように、たとえばストリップ
ラインフィルタ等用として従来公知の高誘電率材料から
なるセラミック基板２を用意する。

このセラき、ツタ基板２の全面１こ、第１１Ｎ（ｈ）ｉ
こ示すように、メツキや塗布等の手法により、銀（Ａｇ
）もしくは銅（Ｃｕ）等の導電膜２１を形成する。

そして、全面に導電膜２１が形成された上記セラミンク
基板２の対向する２つの主面３，６に、第１図（Ｃ）に
示すように、夫々フォトレジスト材料膜２２．２３を形
成し、上記セラミック基板２の一方の主面３側のフォト
レジスト材料膜を７オトマスク（図示せず。）を通して
、第１図（ｃ）に矢印Ａで示すように露光し、第１図（
ｄ）に示すように、各々がたとえば三段のコムライン型
の共振電極９．１１および接続電極１３のパターンを有
するレジスト膜２４を形成する。また、上記セラミック
基板２の他方の主面６上のフォトレジスト材料膜２３は
その全面を露光し、レジスト膜２４を形成する。

次いで、セラミック基板２の側表面１８上に、第１図（
ｄ）に示すように、たとえばストリップラインフィルタ
等用として従来公知のフレキシブルテープ２５を貼り付
ける。

上記のようにして、２つの主面３．６にレジスト膜２４
．２４を形成し、か゛つ、側表面８をフレキシブルテー
プ２５で保護したセラミック基板２をエツチング液に浸
漬し、第１図（ｅ）に示すように、−Ｆ記しジスト膜２
４．２’４およびフレキシブルテープ２５に覆われた部
分を残しでと記導電膜２１を除去した後、上記レジスト
膜２４．２４およびフレキシブルテープ２５を除去し、
ストリンブラインフィルりｌのニレメンＮ６ｔ＝？Ｉる
。

このようにして、ストリップラインフィルタｌのエレメ
ント１６の電極を形成するようにすれば、セラミック基
板２の２つの主面３．６および側表面８の電極膜がエツ
チングによって、−度に形成される。

上記実施例の説明からも分かるように、全面に導電膜を
形成しｔ；セラミック基板２を予め多数枚製作して保存
しておけば、ストリップラインフィルりｌのエレメント
１６は、はぼフォトマスクの製作とエツチングの時間だ
けで、非常に短時間でパターンをかえて試作することが
でき、試作にも自由に応用できる。すなわち、従来のよ
うに、スクリーン印刷によって電極パターンを形成する
と、スクリーン印刷のマスクを作成するだけで３日以上
もかかるが、７オトマスクであれば、簡単なものならば
数時間で作成することができ、ストリップラインフィル
タ１のエレメント１６の試作を短時間で効率よく行なう
ことができる。

上記実施例において、フレキシブルテープ２５は、フォ
トレジスト材料膜２２．２３の塗布前にセラミック基板
２に接着するようにしてもよい。

また、セラミック基板２のいま一つの主面６側には、フ
ォトレジスト材料膜２３に代えて、単なる樹脂膜を、レ
ジスト膜として形成するようにしてもよい。

本発明は、上記のような電極パターンを有するストリッ
プラインフィルタｌのエレメント１６の製造に限らず、
圧電共振子やセラミックコンデンサ等のセラミック電子
部品にも適用することができる。

【図面の簡単な説明】

第１図（ａ）、第１図（ｂ）、第１図（Ｃ）、第１図（
ｄ）および第１図（ｅ）は夫々本発明に係るセラミック
電子部品の製造方法の一実施例の工程説明図、第２図は
ストリップラインフィルタのエレメントの電極構造を示
す斜視図、 第３図（ａ）、第３図（ｂ）、第３図（Ｃ）、および第
３図（ｄ）は夫々従来のセラミック電子部品の製造方法
の説明図である。 ■・・・ストリップラインフィルタ。 ２・・・セラミック基板、３・・・一方の主面。 ４．５・・・共振電極パターン、６・・・他方の主面。 ７・・・アース電極、８・・・側表面。 １３・・・接続電極、１７・・・側面電極、１８・・・
エツジ部。 ２１・・・導電膜、２２．２３・・・フォトレジスト材
料膜。 ２４・・・レジスト膜、２５・・・フレキシブルテープ
。

Claims (1)

【特許請求の範囲】
1. （１）セラミック基板の２つの主面に形成された電極膜
   をこれら２つの主面の間の側表面に形成された電極膜に
   よって互いに接続された電極構造を有するセラミック電
   子部品の製造方法であって、上記セラミック基板の全面
   に導電膜を形成する工程と、このセラミック基板の上記
   主面の上の導電膜上にフォトレジスト材料膜を形成する
   工程と、このフォトレジスト材料膜を露光してセラミッ
   ク基板の上記主面に形成する電極パターンに対応するパ
   ターンを有するレジスト膜を形成する工程と、セラミッ
   ク基板の側表面上の上記電極膜の形成位置にフレキシブ
   ルテープを貼り付ける工程と、全体をエッチング液に浸
   漬して上記レジスト膜およびフレキシブルテープに覆わ
   れた部分を残して上記導電膜を除去する工程とからなる
   ことを特徴とするセラミック電子部品の製造方法。