JPH03108965A - 画素欠陥補償システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、撮像デバイス中の欠陥画素で発生した画素信
号を補償して再生画像の画質劣下を防止するための画素
欠陥補償システムに関する。

〔従来の技術〕

従来、電荷結合型面体撮像デバイス（ＣＣＤ）の受光領
域中の欠陥画素で発生した欠陥信号を補償する画素欠陥
補償システムとして、特公昭６〇−１３５４９号、特公
昭６２−４０９１７号などに開示されたものがある。

これらのシステムは前置補完方式と呼ばれる手法を適用
したものであり、まず、第８図及び第９図に基づいて従
来システムを概説する。

まず構成を説明すると、第８図において、１はインター
ライン転送方式の電荷結合型固体撮像デバイスの受光領
域であり、画素に対応する複数の受光エレメントと、こ
れらの受光エレメントに発生した信号電荷を水平電荷転
送路２側へ転送するために隣接して設けられた複数の垂
直電荷転送路３を備えている。

受光エレメントから垂直電荷転送路３に移された信号電
荷は、各水平ブランキング期間において駆動回路４から
の例えば４相駆動力式の駆動信号φ□〜φ１．に同期し
て１水平ラインずつ水平電荷転送路２側へ転送され、水
平電荷転送路２が、転送されてきた信号電荷を各水平走
査期間（ＩＨ）内に例えば２相駆動力式の駆動信号φ□
、φＦ＋２に同期して水平転送読み出しすることにより
、受光エメントに対応する画素信号を出力アンプを介し
て時系列的に出力する。更に、このように出力された画
素信号Ｓｖは、サンプルホールド回路５において、′駆
動信号φ□３．φＨ２に同期したサンプル−ホールドパ
ルス信号ＳＰに同期してサンプルホールドされ、各受光
エレメントに発生した信号電荷に対応する画素データＳ
。を出力する。

６はシステム全体の動作タイミングを制御するための各
種タイミング信号を発生するタイミングジェネレータで
ある。

７はＲＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ　）
等で構成されたルックアップテーブルであり、受光領域
１中の欠陥画素に相当する受光エレメントの場所を示す
データを予め記憶している。

８はタイミングジェネレータ６から供給されるクロック
信号Ｑｘを計数し、その計数データをルックアップテー
ブル７のアドレスデータＡｄとして出力するアドレスカ
ウンタである。

９はＡＮＤゲートであり、タイミングジェネレータ６か
ら出力されるクランプタイミング信号αとルックアップ
テーブル７から出力されるマスクデータβとの論理積演
算を行い、演算結果のクランプパルス信号ＣＰをサンプ
ルホールド回路５に供給する。

１０はＡＮＤゲートであり、タイミングジェネレータ６
から供給されるサンプリングタイミング信号Ｔとルック
アップテーブル７から出力されるマスクデータβの論理
積演算を行い、演算結果のサンプルホールドパルス信号
ＳＰをサンプルホールド回路５へ供給する。

次に、ルックアップテーブル７に記憶されるデータ構成
を説明する。説明の都合上、ｍ行ｎ列に配列された合計
ｎｘｍ個の受光エレメントを、図示の受光領域１の最上
列左端から水平方向に順番にｄＩＩ　＋　ｄ１２　＋　
　・　　＋ｄｌ１１とし、次の列の左端から順番にｄＩ
Ｉ　＋　ｄ１２　＋　　・・・・・・　＋ｄｌ１１とし
、残余の列についても同様にし、そして最後の列をｄ１
＊　ｄＩＩ２　＋　　・　　　ｄ−で示すものとし、任
意の受光エレメントをｄｊｌとする。

ルックアップテーブル７は、アドレスカウンタ８から供
給されるアドレスデータＡｄと受光エレメントの配列位
置とが１対１に対応付けられており、受光エレメントｄ
Ｊｉに対しアドレスデータＡｄが（ｊ−１）Ｘｍ＋ｉの
値に対応している。

そして、欠陥受光エレメントの位置に対応するアドレス
のメモリ領域には欠陥を示す“０”のデータ、正常な受
光エレメントについては欠陥の無いことを示す“１”の
データが格納されている。

次に、欠陥の受光エレメントに発生した異常信号を補償
するための処理動作を第９図と共に説明する。

タイミングジェネレータ６から出力されるクロック信号
Ｑｘ１クランプタイミング信号α及びサンプリングタイ
ミング信号Ｔは全て水平駆動信号φ°旧、φ１１２に同
期したタイミングで発生する矩形信号であり、点順次走
査のタイミングで水平電荷転送路２から画素信号Ｓｖが
読出されるのと同一のタイミングに設定されている。

したがって、水平電荷転送路２から画素信号Ｓｖが出力
されるのに同期して、ルックアップテーブル７からは各
画素信号が異常か正常かを示す“０”又は“１″のマス
クデータβを出力する。

正常な受光エレメントに対する画素信号を読み出してい
る場合は、β＝１であるから、第９図の時点ｔ。以前と
時点ｔ２以後の期間において示すように、サンプルホー
ルド回路５へのクランプパルス信号ＣＰとサンプルホー
ルドパルス信号５Ｐｌｔ所定の周期で発生し、画素信号
Ｓｖから画素データＳ０を得る。

一方、成る受光エレメントｄｊｌが欠陥である場合、ア
ドレスデータＡｄが（ｊ−１）ｘｍ＋ｉの値となると同
時に、β＝０となる（第９図中の時点ｔ。−ｔｌの期間
に出力される）ので、ＡＮＤゲー）９．１（ｌのマスク
作用によってクランプパルス信号ＣＰとサンプルホール
ドパルス信号ＳＰが発生せず、次のサンプルホールド動
作が停止される。

この結果、先のサンプルホールド動作でホールドされた
画素データＳ０が次の周期（第６図中の時点ｔ１〜ｔ２
の期間）にも出力されることとなり、欠陥受光エレメン
トで発生した信号の出力が禁止されて、前のサンプルホ
ールドによる画素データが続いて出力される。

このように、異常な画素データを１つ前の周期の画素デ
ータで補完する手法は、被写体の大きさに対して受光エ
レメントが極めて微細であることから、画質劣下を防止
する上で効果的である。

〔発明が解決しようとする課題〕

しかしながら、このような従来の前置補完方式のシステ
ムにあっては、受光エレメントが少ない場合、即ち画素
数が少ない場合には、読出し走査の周波数が低く且つル
ックアップテーブルのアクセス周波数も低くて済むため
、低速のＲＯＭなどを適用することができるが、画素数
が多くなると読出し走査の高周波数に対応し得なくなり
、技術的に実現が困難となる問題があった。

具体例で説明すると、４０万画素の解像度で約５２５Ｔ
Ｖ本の標準テレビジョン方式に対応する撮像装置におい
て、水平解像度８００本の画素群（ｎ＝８００）を１水
平走査期間（５２，７μｓ）に読出そうとすると、１画
素分の画素データを読出すための読出し周期Ｔは約６６
ｎＳとなるので、通常のＲＯＭのアクセス時間（２００
ｎＳ〜１μｓ）では実現が不可能となる。

又、従来例によれば、回路を形成するための集積回路や
電子部品数が多くなり、実装面積が増大する問題がある
。

又、今後の撮像デバイスの多画素化に伴い、半導体製造
工程での欠陥画素の発生を防止することが更に困難とな
ることから、多画素化、高速化に対応し得る画素欠陥補
償システムの開発が望まれている。

本発明はこのような課題に鑑みて成されたものであり、
多画素化、高速化に対応し得る小型の画素欠陥補正シス
テムを提供することを目的とする。

〔課題を解決するための手段〕

まず、本発明は前置補完方式を適用した画素欠陥補償シ
ステムを対象とし、上記の目的を達成するために、撮像
デバイスの点順次走査周波数以上の周波数に設定された
基準クロック信号ＣＫを撮像デバイスの水平及び垂直走
査読出しのタイミングに同期して計数し、更に撮像デバ
イス中の欠陥画素に対応する画素信号が読み出される時
に同期してサンプリングを禁止するマスク信号を該計数
データをデコードすることに形成するようにした。

第１図は本発明の原理構成図であり、図中の点線で示す
ように、撮像デバイスを作動させるための各種駆動信号
や、撮像デバイスから読み出された信号を処理するため
の各種同期信号を発生する信号発生手段を備える。即ち
、信号発生手段は、多数段のカウンタで基準クロック信
号ＣＫを計数する計数手段１１と、計数手段１１から出
力される信号をデコードするデコード手段１２を備える
。

基準クロック信号ＣＫは、水平及び垂直走査読出しによ
って撮像デバイスの各画素から画素信号を読み出すため
の駆動信号に同期しており、したがって、計数手段１１
も画素信号の読出しタイミングに同期して計数動作する
。　デコード手段１２は、計数手段１１の各段から出力
される計数データをデコードして、欠陥画素に対応する
画素信号が出力されるタイミングに同期してサンプルホ
ールドするための信号ＳＰの発生を禁止するマスク信号
ＭＳを形成する。

尚、計数手段は、撮像デバイスの走査読出しを行う以外
に、信号処理に必要な各種同期信号を形成する同期信号
形成手段を併用してもよい。

又、デコード手段を実現するために、ディスクリートの
論理回路を適用してもよいし、プログラム可能なプログ
ラマブルロジックデバイス（Ｐｒｏｇｒａｍａｂｌｅ　
Ｌｏｇｉｃ　Ｄｅｖｉｃｅ　）を適用してもよい。

〔作用〕

このような構成を有する本発明の画素欠陥補償システム
によれば、例えば第２図に示すように、撮像デバイス中
の最も左上００行０列に位置する画素を基準として、ｊ
行ｉ列の位置に欠陥画素が存在するものとすると、撮像
デバイスから画素信号を順次に走査読出しするタイミン
グに同期して基準クロック信号ＣＫを計数手段１１が計
数し、計数データが欠陥画素の位置に相当するときにデ
コード手段１２がこれをデコードしてマスク信号ＭＳを
出力することとなる。したがって、マスク信号ＭＳが出
力しないときは、撮像デバイスから点順次走査のタイミ
ングで画素信号が出力されるのに同期し且つ同一周期Δ
でサンプルホールドのための信号ＳＰが出力されるので
、正常な画素信号をサンプルし、一方、マスク信号ＭＳ
が出力するときｔｊｉには信号ＳＰの発生をマスクして
その時点でのサンプリングを禁止することにより、先の
サンプリング周期でサンプリングした画素信号を欠陥画
素に対応する画素信号として補完する前置補完方式の処
理が行われる。

このような構成とすると、従来のＲＯＭ等のルックアッ
プテーブルを使用した場合より、回路規模を小さくする
ことができるので、実装面積を減少することが可能とな
る。又、ハードロジックのため高速化が可能となり、ア
クセスタイムの遅いＲＯＭ等を使用する従来の場合と比
較すると大幅な高速化を実現でき、多画素の撮像デバイ
スに十分対応することができる。

又、撮像デバイスの１水平ライン中に複数の欠陥画素が
存在する場合でも、デコード手段の設定の仕方によって
容易に対応し得る。

又、プログラム可能なプログラマブルロジックデバイス
を適用するのに好適なシステム構成となっているので、
個々の撮像デバイスの欠陥位置に対応するように計数手
段あるいはデコード手段をプログラムすることによって
欠陥補償ができ、撮像デバイスの製品検査等で欠陥画素
の検出漏れをしたような場合でも、撮像デバイスを映像
機器等に組み込んだ後の出荷前の品質検査等において、
欠陥画素のデコード情報を容易に調整することができ、
製品の品質向上を図る上でも好適なシステムを提供する
ことができる。

又、本発明のシステムは、撮像デバイスとしてＭＯ３型
面体撮像デバイス、電荷結合型面体操像デバイス又は撮
像管等を使用する撮像装置に適用することができる。

〔実施例〕

以下、本発明の一実施例を図面と共に説明する。

この実施例は、ＮＴＳＣテレビジョン方式における各種
同期信号を形成するための同期信号発生装置に画素欠陥
補償システムを一体に内蔵した場合である。

まず、第３図に基づいて回路構成を説明する。

１３は１４．３ＭＨｚの基準クロック信号ｆ１を出力す
る発振器、１４は基準クロック信号ｆ１をクロック入力
端子Ｃ１から入力して計数動作し、その計数値に対する
ビットデータを出力する第１カウンタ、１５は基準クロ
ック信号ｆ１をクロック入力端子Ｃ２から入力して計数
動作し、その計数値に対するビットデータを出力する第
２カウンタ、１６は第１．第２カウンタ１４．１５の計
数値に対応する複数のビット出力を組み合わせてデコー
ドすることにより適宜の周波数や位相又はパルス幅の複
数種類の同期信号を形成するデ°コーダ、１７はデコー
ダ１６で形成された各種の同期信号を内部のフリップフ
ロップ回路などで一旦ラッチなどして基準クロック信号
ｆ１に同期して出力する一出力回路である。

更に、第１カウンタ１４はイネーブル端子Ｅ１に所定電
圧ＶＣＣが印加されて、常に計数動作可能状態（イネー
ブル状態）に設定され、又、デコーダ１６の適宜のデコ
ーダ出力信号Ｓ１がリセット端子Ｒ１に帰還される。第
２カウンタ１５のイネーブル端子Ｅ２にはデコード出力
信号Ｓ１が供給され、リセット端子Ｒ２にはデコーダ１
６から出力される他のデコード出力信号Ｓ２が帰還され
ている。

又、デコーダ１６で一旦出力したデコード出力信号を１
／２分周して再びデコーダ１６の入力として帰還する分
周回路１８．１９が設けられている。

第１カウンタ１４は任意モジュロ数Ｍに設定されたグレ
イコードカウンタ、第２カウンタ１５は任意モジニロ数
Ｎに設定されたグレイコードカウンタで構成されている
。即ち、第４図の１０進数に対するコード表に示すよう
に、グレイコードカウンタは、数値が１単位ずつ増加す
ると１ビツトだけが入れ替わるように進行するカウンン
タであるので、バイナリカウンタのように全ビットが一
斉に計数動作のための反転動作せず、その結果、グリッ
ジの発生や電源変動、パルス性ノイズなどの発生が極め
て少なくなる。そして、第５図に示すような複数のセル
構造を接続した回路で実現し、各ビット出力Ｑ　ｏ　＋
　（Ｑ　Ｏ２）　〜Ｑ　ｋｔ　（Ｑ　ｋ２　）が計数値
に対するビット出力となり、デコーダ１６に入力する。

デコーダ１６は論理和や論理積その他の論理演算回路で
構成され、所望のタイミングの同期信号を第１．第２カ
ウンタ１４．１５からの入力データを組み合わせること
によって形成する。

又、デコーダ１６は、第１カウンタ１４が基準クロック
信号ｆ１を４５５個計数動作したときをデコードするこ
とによってデコード出力信号Ｓ１を出力し、この信号Ｓ
１に同期して第１カウンタ１１をリセットするので、第
１カウンタ１４の最大計数周期は約３１．８２　ｍ　（
即ち、約３１．４ＫＨｚ　）のインターレースのための
周期となり、７０ｎＳ（基準クロック信号ｆ１の周期）
から約３１゜８２μｓ（最大計数周期）までの適宜のパ
ルス幅の同期信号を７Ｏｎ３間隔で形成することが可能
である。

又、分周回路１８が信号Ｓ１を１／２分周してこれをデ
コーダ１６に帰還するので、水平走査周波数（１５，７
５にＨｚ）に同期した同期信号を形成することができる
。

次に、第２カウンタ１５は、基準クロック信号ｆ１に同
期して第１カウンタ１４の最大計数周期（約３１．８２
μｓ）毎に計数動作を行う。そして、デコーダ１６は５
２５個の計数動作が行われるときをデコードすることに
よって信号Ｓ２を出力し、この信号Ｓ２に同期して第２
カウンタ１５をリセットするので、第２カウンタ１５の
最大計数周期は約１６．７ｍＳ　（即ち、６０Ｈｚ）の
フィールド走査周期に相当し、約３１．８２μｓから約
１６．７ｍＳまでの間の適宜のパルス幅の同期信号を形
成することができる。更に、分周回路１９が信号Ｓ２を
１／２分周してこれをデコーダ１６に帰還するので、フ
レーム走査周波数に相当する３　０Ｈｚの同期信号を形
成することができる。

このようにして、第１カウンタ１４と第２カウンタ１５
から出力される最小パルス幅が約７０ｎＳ、最大パルス
幅が約３３ｍＳまでの複数のビット出力をデコーダ１６
で適宜に組み合わせてデコードすることにより、１５．
７５ＫＨｚに同期した水平同期信号、６０Ｈｚに同期し
た垂直同期信号、これらを適宜に組み合わせて形成され
る複合同期信号、その他のＮＴＳＣ方式に必要な各種同
期信号が形成されると共に、インクライントランスファ
方式で撮像動作する電荷結合型面体撮像デバイス（Ｉ　
Ｌ−ＣＯＤ）の受光部中の垂直電荷転送路の転送電極に
印加するための４相駆動信号φＶｌ＋φ、２．φ、３．
φＶ２、水平電荷転送路の転送電極に印加するための２
相駆動信号φ旧、φＨ２、更に、ＩＬ−ＣＯＤから点順
次走査読出しのタイミングに同期して読み出される画素
信号Ｓｖをサンプルホールドするためのクランプタイミ
ング信号α及びサンプルタイミング信号Ｔ１サンプリン
グ動作を禁止するためのマスク信号ＭＳが形成され、こ
れらの信号が出力回路１７を介して出力される。

ここで、デコーダ１６の内、画素欠陥補償システムに係
る部分の構成を説明すると、例えば、撮像デバイスの受
光部中、第１行目の水平ライン中の第１列目に欠陥画素
が存在する場合、第２カウンタ１５から計数値ｊの計数
データが出力し且つ、第１カウンタ１４から計数値ｉの
計数データが出力された時点で、これらの言１数データ
の論理積演算を行うことにより、３行・ｉ列の欠陥画素
の位置を特定するマスク信号ＭＳを出力する回路構成と
成っている。

又、クランプタイミング信号αとサンプルタイミング信
号Ｔは、点順次走査の周期に同期して第１カウンタ１４
から出力される計数データを基準にしてデコードするこ
とによって形成する。

このように形成された信号は、第３図に示すように、Ａ
ＮＤゲート２０．２１に人力（マスク信号ＭＳは反転し
て入力）されて論理積演算され、該論理積演算で形成さ
れたクランプパルス信号ＣＰがクランプ回路２２、サン
プリングパルス信号ＳＰがサンプルホールド回路２３に
夫々供給される。尚、２４．２５は信号ＣＰ、ＳＰが“
Ｈ”レベルのときに導通、“Ｌ”レベルの時に非導通と
なるアナログスイッチである。

次にかかる実施例の作動を第６図に従って説明する。

第６図において、Ｉ　Ｌ−ＣＣＤの画素信号Ｓ。

の読出しタイミングに同期して、クランプタイミング信
号αとサンプルタイミング信号γが所定の位相差を持っ
て出力され、正常な画素からの画素信号Ｓ、が読み出さ
れるときは、マスク信号ＭＳが“Ｌ”レベルとなるので
、これらの信号α、Ｔに同期したクランプパルス信号Ｃ
Ｐとサンプリングパルス信号ＳＰがクランプ回路２２及
びサンプルホールド回路２３に供給されて、画素信号Ｓ
。

から正常な画素データＳｏがサンプリングされ、一方、
欠陥画素に対する欠陥信号が出力されるときは、マスク
信号ＭＳが”Ｈ”レベルとなって（第６図中の時点ｔ０
〜ｔ１の期間）クランプタイミング信号αとサンプルタ
イミング信号ｒがマスクされるので、この期間ではクラ
ンプパルス信号ＣＰとサンプリングパルス信号ＳＰが共
に“Ｌ″。

レベルとなり、その結果、先のサンプリング周期でサン
プリングした画素信号を欠陥信号の代わりに再度出力す
る前置補完処理が行われる。

このように、この実施例によれば、従来のようなＲＯＭ
を用いたルックアップテーブルで欠陥画素の位置情報を
設定しないので、高速に画素データを読み出す撮像デバ
イスに対する欠陥画素補償システムとして好適である。

又、標準テレビジョン方式に必要な各種同期信号を形成
するための同期信号発生回路に内蔵することができるこ
とから、映像機器の小型化を図る上で効果的である。

更に、この実施例に示す第１．第２カウンタ及びデコー
ダと出力回路、分周回路をプログラマブルロジックデバ
イス等のプログラム可能なデバイスを使用することで、
極めて簡素且つ集積度の高い回路構成を実現することが
できる。

次に第７図に基づいて他の実施例を説明する。

尚、第３図中の各種の同期信号及び欠陥画素補償に係る
部分に対応する構成を示すものとし、第７図において第
３図と同−又は相当する部分を同一符号で示す。

第３図に示した先の実施例との相違点を述べると、グレ
イコード・カウンタで構成される任意モジユロＮの第２
カウンク１５のクロック入力端子Ｃ２に対して、第１カ
ウンタ１４のリセット入力端子Ｒ１へ印加するリセット
信号Ｓ１を供給すると共に、イネーブル端子Ｅ２に一定
電圧Ｖ。Ｃを印加して常にイネーブル状態に設定する回
路となっている。したがって、第１カウンタ１４は先の
実施例と同様の計数動作し、第２カウンタ１５は第１カ
ウンタ１４の最大計数周期に同期して計数動作を行い、
その計数値に対応するビット出力Ｑ。２〜ＱＮ２をデコ
ーダ１６へ出力する。この実施例によっても、グリッジ
やノイズの発生が極めて少なく、出力回路１７から所望
の同期信号を得ることができる。

〔発明の効果〕

以上説明したように、本発明によれば、基準クロック周
波数から適宜の周波数までの計数出力を組み合わせてデ
コーダでデコードするので、デコーダを変更することで
所望の同期信号を容易に形成することができ、設計の自
由度を向上することができる。

又、回路を極めて単純な繰り返し構成で実現することが
できるので、半導体集積回路化等に適しており、特に、
個々の撮像デバイスの欠陥位置に対応して、欠陥位置情
報をプログラムできるプログラマブルロジックデバイス
で実現することにも適している。

又、従来のようにＲＯＭ等のルックアップテーブルを使
用しないハードロジックで実現するので、高速の走査読
出しを必要とする画素欠陥補償システムを提供すること
ができる。

【図面の簡単な説明】

第１図は本発明の原理構成図； 第２図は本発明の原理説明図； 第３図は本発明の実施例構成説明図： 第４図は第３図中の第１．第２カウンタの機能を説明す
る説明図； 第５図は第３図中の第１．第２カウンタの一回路例を示
す回路図； 第６図は実施例の作動を説明するためのタイミングチャ
ート】 第７図は本発明の他の実施例の構成説明図；ングチャー
トである。 図中の符号： １１：計数手段 １２：デコード手段 １３；発振器 １４；第１カウンタ １５；第２カウンタ １６；デコーダ １７；出力回路 １８．１９；分周回路 ２０．２１；ＡＮＤゲート ２２；クランプ回路 ２３：サンプルホールド回路 ２４．２５；アナログスイッチ 第 ４ 図 第 図 第 ６ 簡 手続補正書 平成１年１１月（０日

Claims (2)

【特許請求の範囲】
1. （１）垂直走査方向及び水平走査方向に沿って配列され
   た複数の画素に発生した画素信号を各水平走査方向に配
   列された画素毎に点順次走査で読出し、各画素毎に対応
   する読出タイミングに同期してサンプルホールドするこ
   とにより画素毎の時系列的な画素データを発生させると
   共に、欠陥画素に対する欠陥信号が読み出されるときは
   該サンプルホールドを停止することにより、先のサンプ
   ルホールドの周期で得られた画素信号を該欠陥信号に変
   えて出力する撮像デバイスの画素欠陥補償システムにお
   いて、 前記撮像デバイスの点順次走査周波数以上の周波数に設
   定された基準クロック信号を撮像デバイスの水平及び垂
   直走査読出しのタイミングに同期して計数する計数手段
   と、 撮像デバイス中の欠陥画素に対応する画素信号が読み出
   される時に同期してサンプリングを禁止するマスク信号
   を該計数データをデコードすることによって形成するデ
   コード手段とを備えたことを特徴とする画素欠陥補償シ
   ステム。
2. （２）請求項（１）の画素欠陥補償システムにおいて、
   前記計数手段とデコード手段の少なくとも一方の手段を
   プログラマブルロジックデバイスで形成することを特徴
   とする画素欠陥補償システム。