JPH0251981A

JPH0251981A - 撮像装置

Info

Publication number: JPH0251981A
Application number: JP63202566A
Authority: JP
Inventors: Kazumasa Takahashi; 一正高橋
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1988-08-12
Filing date: 1988-08-12
Publication date: 1990-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】イ、産業上の利用分野本発明は撮像装置に関し、例えばカラー用ＣＣＤ（Ｃｈ
ａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ　）　　等の
固体撮像装置に関するものである。

口、従来技術固体撮像装置としてのカラー用ＣＣＤとしては、第６図
に示すように、主にセンナ部（受光部）１とメモリ部（
蓄積部）２と水平レジスタ部３とＫよって形成されてい
るフレームトランスファ方式のものが知られている。こ
うしたＣＣＤは、受光部で発生した電荷を転送ゲート（
電極）Ｋ電圧を印加して駆動し、−旦メモリ部２へ転送
して蓄積し、水平レジスタ部３によって順次出力される
よう和なっている。水平レジスタ部３は、画像情報のＲ
（赤）、Ｇ（緑）、Ｂ（青）の各成分忙対応して３本の
レジスタ３Ｒ，３Ｇ、３Ｂに分けられている。

一般にビデオ信号の処理を行なう場合、黒レベルで基準
信号クランプを行ない、白色の信号を処理する。そこで
、上記のＣＣＤのような撮像素子では、基準の黒レベル
に相当する画素として、アルミニウム等で遮光された黒
リファレンス部（オプチカルブラック）４を設け、水平
レジスタ部による画像読み出し時に黒レベルの読み出し
を予め行なっている。各レジスタは、アクティブ部６、
オプチカルブラック部７、ダミ一部８に夫々分かれてい
る。

上記のＣＯＤはＮＴＳＣ方式用の場合に通常、カラーサ
ブキャリア周波数のｎ倍をサンプリングに利用し、また
上記レジスタによる水平転送には２倍の７．１６ＭＨｚ
を利用するように設計されている。画像信号が表示され
る部分（センサ部１に相当）は３７８クロツク（ビクセ
ル又は画素）分になり、約５２．８μｓになる。また、
オプチカルブラックは７．１６　ＭＨｚの８クロック分
に当たるため、約１．１μｓになる。この期間は、信号
処理回路（出力アンプ５の次段に設けるが、図示省略し
た。）での信号処理のためにはオプチカルブラックを読
み出す際のクランプパルスのパルス幅は約１〜２μｓ必
要であることからみて、黒クランプを行なう上で十分な
幅である。第７図には、水平転送時のタイミングチャー
トを示した。

ところが、メモリ部２の１水平ラインを３本のレジスタ
３Ｒ，３Ｇ、３Ｂに移すために、水平クロックを３パル
ス加えるから、各レジスタにおいてはダミ一部８にある
残っているオプチカルブラックの情報が３ピクセル分失
なわれてしまう。

また、一番端にあるオプチカルブラックは、光の廻り込
み等があり、これも有効でないため釦使用できず、結局
のところ、オプチカルブラックの情報は４ピクセル分し
か残らないことになる。従りて、上記の７．１６　ＭＨ
ｚの４クロック分は約０．５５μｓにしかならず、黒レ
ベルクランプに必要なパルス幅（約１〜２μｓ　）とし
て不十分な値になってしまう。

一般に、撮像素子の画素は、高密度になる程１ビクセル
当りの転送スピードが早くなるから、高密度画素では黒
レベルの基準用画素も一定の割合で増加させている。例
えば、クランプパルス幅が１．５μｓであると約２％分
の黒リファレンス画素が必要となり、画像の１水平ライ
ンが１１３４ビクセルのときには２４ビクセル必要とな
り、これを３本のレジスタに振り分けて各レジスタ毎に
８ピクセル分となる。しかしながら、上記したように、
実際の有効ピクセルは４個しかないため、必要とされる
クランプパルス幅のＨにしかならない。

そこで、上記のように水平の読み出しクロック（水平転
送りロック）周波数が７゜１６ＭＨｚと一定であれば、
オプチカルブラックのビクセル数を不足分（４個）だけ
増加させ、８クロック分の約１．１μｓの期間の黒レベ
ルクランプ幅としなければならない。これでは、黒レベ
ル画素の面積が一層増大し、望ましくない。

ハ、発明の目的本発明の目的は、黒レベル等のリファレンスレベルの画
素数を増加させることなしに十分なりファレンスレペル
クランプを行なうことのできる撮像装置を提供すること
Ｋある。

二、発明の構成即ち、本発明は、受光部と、この受光部で得られた像情
報を読み出すためのレジスタ部と、このレジスタ部に接
続された読み出しクロック発生回路部トを有し、リファ
レンスレベル（特に黒レベル）信号の読み出し時にのみ
読み出しクロックの周波数を低くする手段が前記読み出
しクロック発生回路部に設けられている撮像装置に係る
ものである。

また、本発明は、受光部と、この受光部で得られた像情
報を読み出すためのレジスタ部と、このレジスタ部に接
続された読み出しクロック発生回路部トを有し、リファ
レンスレベル（特に黒レベル）信号の読み出しクロック
を発生させるためのクランプパルスのパルス幅を本来の
パルス幅よりも小さくする手段が前記読み出しクロック
発生回路部処設けられている撮像装置も提供するもので
ある。

ホ、実施例以下、本発明の詳細な説明する。

第１図〜第４図は、第１の実施例を示すものである（但
し、第６図の例と共通する部分には共通符号を付し、説
明を省略することがある）。

本実施例によるカラー用ＣＣＤ（フレームトランスファ
方式）においては、第１図に示すように第７図とは根本
的に異なって黒レベルクランプ時（黒レベル信号の読み
出し時）Ｋのみ水平転送りロックの周波数を本来の７．
１６　ＭＨｚのイ（即ち、３、５８　Ｍ！ｌｚ　）と低
くしていることが特徴である。

即ち、既述した理由からオプチカルブラックの有効ビク
セル数は４個ではあるが、このビクセル数を全く増加さ
せることなし九周波数を３（１ｃ低下させることによっ
て、オプチカルブラックのクランプパルス幅を約１．１
μｓにすることができ、黒レベルのクランプ幅としては
十分である。また、上記の４個のビクセル数でも、黒レ
ベルのクランクは信号処理時に十分に可能である。

このように、黒レベル用のビクセル数を増やさないで（
従って、従来のビクセル数のＨで）、黒レベルのクラン
プ幅を十分なものとすることができ、これによってビク
セル数の減少→チップ面積の縮小を実現することができ
る。例えば、１水平ラインで１１３４ビクセルに対し２
４ビクセル分の黒リファレンスが必要であったが、これ
をＨの１２ビクセル分のリファレンス部１４とすること
ができる。

第２図には上記を実現するための水平転送りロック発生
回路１０を示し、第３図にはその動作時のタイミングチ
ャートを示す。

即ち、この回路１０は、水平転送りロック周波数である
７、　１６　ＭＨｚのクロックと水平転送ゲート信号と
を入力するＮＡＮＤゲート１１、黒レベル読み出しクロ
ック周波数である３、　５８　ＭＨｚのクロックとクラ
ンプゲート信号とを入力するＮＡＮＤゲート１２、両Ｎ
ＡＮＤゲート１１及び１２の各出力と水平転送りロック
とを入力する３端子Ｎ０Ｒ１５，１６からなっている。

この回路１０によれば、第３図のチャートを参照して述
べると、黒レベル読み出し期間中はＮＡＮＤゲート１１
の出力は”　１　ｗ、ＮＡＮＤゲート１２（７］Ｂカバ
’　Ｏ’　テアリ、パラレル転送りロックは”１１であ
るからＮＯＲゲート１３の出力は”０”となり、３．５
８ＭＨｚのクロックが読み出し周波数としてレジスタへ
入ることＫなる。逆に、次の画像読み出し時はＮＯＲゲ
ート１３からは入力ｍｏｌレベルに対応した７、　１６
　Ｍ［ｌｚのクロックが出力されることくなる。なお、
上記の各入力クロックは分周回路（図示省略）で容易に
得ることができる。

この水平転送りロック発生回路１０は、第４図に示すよ
うに、各レジスタ３Ｒ１３Ｇ、３Ｂに夫々接続されてお
り（これらをＩＯＲ，ＩＯＧ、ＩＯＢと表わす。）、外
部回路１７によって制御されるように構成している。

なお、第４図において、従来のＣＣＤと同様に水平レジ
スタを３本として各レジスタをセンナ部１のビクセルの
イとしていると共に、ダミ一部８を有効に利用し、かつ
水平転送りロックを最少にするため（、オプチカルブラ
ック部７を右側に配置している。これによって、１ライ
ン毎にオプチカルブラックの情報をダミ一部８に残し、
次の水平レジスタの読み出し時にこれと一緒に出力する
ことができるが、これを実現するために水平レジスタの
クロック数をコントロールしている。

第５図は、本発明の第２の実施例を示すものである。

この例によれば、上述の例（黒レベル読み出し時にのみ
読み出しクロック周波数をイとすること）とは異なり、
クランプパルス自体を例えばイ幅にしている。即ち、ク
ランプパルス幅をイとすれば黒レベルの読み出しクロッ
ク周波数を本来の７．１６ＭＨｚとしても、必要となる
黒り７アレンス部の画素数はクランプパルス幅に対応し
て減らせる（例えば４個にできる）ことになり、第１図
で述べたと同様の結果を得ることができる。但し、安定
動作のために、回路の応答速度を上げる必要はある。

第５図は、上記したクランプパルス幅を減少させる手段
を含む水平転送りロック発生回路２０を示す。即ち、第
２図のＮＡＮＤゲート１２釦代えて、黒レベル読み出し
時のクランプパルス幅ヲ減少させて読み出しクロックを
取り出すためにデュ−ティ比を変えるマルチバイブレー
タ２２を組み込んでいる。

以上、本発明を例示したが、上述の例は本発明の技術的
思想に基いて更に変形が可能である。

例えば、上述の読み出しクロック発生回路１０．２０の
回路構成は様々に変更してよい。黒リファレンス用の画
素数は水平１ライン当り１〜２個以上あればよいので、
例えばその画素数を２個としてもよく、上述の例のよう
Ｔ／ｃ１水平画素が１１３４の場合はわずか０．１８％
のオプチカルブラックで済むことＫなる。いずれにして
も、オプチカルブラックの画素数を一定に（しかも望ま
しくは少なく）できるから、高画素になる程にチップサ
イズ又は面積を小さくでき、コストの低減を実現できる
。上述の例では、クランプ時の転送周波数を例えばＨに
して時間を長くしたが、サンプル・アンド・ホールドを
使えば、１画素分の黒リファレンスでもクランプ期間中
黒リファレンスをホールドすることＫよって、信号処理
回路を正常に動作させることができる。

その他、読み出し時（クランプ時）のクロック周波数は
本来の周波数に対して種々の範囲で変化させることがで
きるし、またクランプパルス幅も同様に種々に変化させ
ることができる。

また、上述のＣＣＤはカラー用であるが、これを白黒用
として本発明を適用することもできる。

この場合には、水平レジスタを１本にすることができ、
かつリファレンス用ビクセルの数を減らすことが可能と
なる。なお、本発明はＣＣＤ（上述した例以外のものも
含む。）だけでなく、他の光センサ又はイメージセンナ
、例えばＭＯＳセンサにも適用可能である。

へ、発明の作用効果本発明は上述した如く、リファレンスレベル信号の読み
出し時にのみ読み出しクロック周波数を低くするか、或
いはクランプパルス幅を小さくしているので、リファレ
ンスレベル用のビクセル数を増やさなくてもクランプパ
ルス幅を十分に保持でき、或いは必要なりランプ時間を
確保できる。

この結果、画素数（ビクセル数）の減少→デフ１面積の
縮小を実現することができる。

【図面の簡単な説明】

第１図〜第５図は本発明の実施例を示すものであって、第１図はＣＯＤにおける信号読み出し時のタイミングチ
ャート、第２図は水平転送りロック発生回路のブロック図、第３図は同回路での動作時のタイミングチャート、第４図はカラー用Ｃ０Ｄ（フレームトランスファ方式）
の概略レイアウト図、第５図は他の例による水平転送りロック発生回路のブロ
ック図である。第６図は従来のカラー用Ｃ０Ｄ（フレームトランスファ
方式）の概略レイアウト図、第７図は同ＣＣＤの信号読
み出し時のタイミングチャートである。なお、図面に示す符号において、１・・・・・・・・・・・・・・・　センサ部又は受光
部２・・・・・・・・・・・・・・・　メモリ部又は蓄
積部３・・・・・・・・・・・・・・・　水平レジスタ
部３Ｒ１３Ｇ、３Ｂ・・・・・・・・・水平レジスタ４
．１４・・・・・・　黒リファレンス部５・・・・・・
・・・・・・・・・　出力アンプ６・・・・・・・・・
・・・・・・　アクティブ部７・・・・・・・・・・・
・・・・　オプチカルブラック部８・・・・・・・・・
・・・・・・　ダミ一部１０．１０Ｒ，１０Ｇ、、１０
Ｂ、２０・・・・・・・・・　水平転送りロック発生回
路１１．１２・・・　ＮＡＮＤゲート１３・・・・・・・・・・・・　ＮＯＲゲート１５．１
６・・・　インバータ１７・・・・・・・・・・・・　外部（制御）回路２２
・・・・・・・・・・・・　マルチバイブレータである
。代理人　　弁理士　逢　坂　　　宏第４図第５図第６図８め一部）６（アグティプ音１７（ｔブ）シリλ２ブラックふつ第７図グラシブハ３ルス

Claims

【特許請求の範囲】１、受光部と、この受光部で得られた像情報を読み出す
ためのレジスタ部と、このレジスタ部に接続された読み
出しクロック発生回路部とを有し、リファレンスレベル
信号の読み出し時にのみ読み出しクロックの周波数を低
くする手段が前記読み出しクロック発生回路部に設けら
れている撮像装置。２、受光部と、この受光部で得られた像情報を読み出す
ためのレジスタ部と、このレジスタ部に接続された読み
出しクロック発生回路部とを有し、リファレンスレベル
信号の読み出しクロックを発生させるためのクランプパ
ルスのパルス幅を本来のパルス幅よりも小さくする手段
が前記読み出しクロック発生回路部に設けられている撮
像装置。