JPH03106758U - - Google Patents
Info
- Publication number
- JPH03106758U JPH03106758U JP1447490U JP1447490U JPH03106758U JP H03106758 U JPH03106758 U JP H03106758U JP 1447490 U JP1447490 U JP 1447490U JP 1447490 U JP1447490 U JP 1447490U JP H03106758 U JPH03106758 U JP H03106758U
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- hole
- substrate
- resin
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 3
Landscapes
- Multi-Conductor Connections (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は本考案に係る半導体パツケージの端子
の一実施例を示す断面図である。 １……回路パターン、１ａ……端子パターン、
２……基板、３……電子部品、４……樹脂、４ａ
……スルーホール、５……半導体パツケージ、６
……表面導電層、７……導電層。
の一実施例を示す断面図である。 １……回路パターン、１ａ……端子パターン、
２……基板、３……電子部品、４……樹脂、４ａ
……スルーホール、５……半導体パツケージ、６
……表面導電層、７……導電層。
Claims (1)
- 所定の回路パターン１を形成した基板２に、各
種電子部品３及び端子を実装し、樹脂４で封止し
た半導体パツケージの端子において、封止した前
記樹脂４は、前記基板２面に到達する略垂直方向
のスルーホール４ａを形成し、前記樹脂４の表面
における前記スルーホール４ａの周囲に表面導電
層６を形成し、前記基板２上の回路パターン１と
前記表面導電層６との間を導通する導電層７を、
前記スルーホール４ａ内面に固定したことを特徴
とする半導体パツケージの端子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1447490U JP2515647Y2 (ja) | 1990-02-16 | 1990-02-16 | 半導体パッケージの端子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1447490U JP2515647Y2 (ja) | 1990-02-16 | 1990-02-16 | 半導体パッケージの端子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106758U true JPH03106758U (ja) | 1991-11-05 |
| JP2515647Y2 JP2515647Y2 (ja) | 1996-10-30 |
Family
ID=31517838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1447490U Expired - Lifetime JP2515647Y2 (ja) | 1990-02-16 | 1990-02-16 | 半導体パッケージの端子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515647Y2 (ja) |
-
1990
- 1990-02-16 JP JP1447490U patent/JP2515647Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2515647Y2 (ja) | 1996-10-30 |