JPH03106155A - 障害調査用回路方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリアルインタフェース部を内蔵したモデムボードにお
ける障害調査用回路方式に関し、障害時、容易に切り分
けを行って、それぞれの試験を行えるようにすることを
目的とし、シリアルイン′タフェース内蔵型モデムボー
ドにおいて、シリアルインタフェース部とモデム部相互
間の各信号線に直列に挿入され、該信号を切り分け信号
に応じて遮断しまたは伝達する第１のバッファ回路と、
シリアルインタフェース部の出力信号端子と該出力信号
に対応する受信信号端子との間に接続され、切り分け信
号に応じて該各端子間の信号を伝達しまたは遮断する第
２のバッファ回路とを備え、外部からの切り分け信号に
よって各バ・ンファ回路を信号伝達状態または遮断状態
に制御することによって、富亥シリアノレインタフェー
ス部とモデム部相互間において各信号を伝達する通常の
動作状態と、相互間の信号を遮断状態にして該シリアル
インタフェース部１１の各信号線を折り返す試験状態と
に設定可能にしたことによって構威される。

〔産業上の利用分野〕

本発明は、シリアルインタフェース部を内蔵したモデム
ボードにおいて、障害時、シリアルインタフェース部と
モデム部との切り分けを行うための、障害調査用回路方
式に関するものである。

パソコン等の機能を拡張するために、公衆回線をモデム
部を介して接続し、このモデム部をシリアルインタフェ
ース部を経てパソコンのバスに接続するが、このために
は、モデム部とシリアルインタフェース部とを一枚の基
板上に実装した、シリアルインタフェース内蔵型モデム
ボードをパソコン等の端末の拡張スロットに挿入して使
用することが多い。

このようなシリアルインタフェース内蔵型モデムボード
においては、障害時、シリアルインタフェース部とモデ
ム部との切り分けを、容易に行えるようにすることが要
望される。

〔従来の技術〕

第６図は、従来のシリアルインタフェース内蔵型モデム
ボードを示す図であって、シリアルインタフェース部１
ｌとモデム部１２との接続を示している。シリアルイン
タフェース部１１とモデム部１２におけるそれぞれの対
応する端子は、図示のようにプリント配線によって接続
されている。なお図において、ＳＤは送信データ、ＲＤ
は受信データ、ＲＳは送信要求、ＣＳは送信可，ＤＲは
データセットレディ、ＳＧは信号用接地、ＣＤはデータ
・チャネル受信キャリア検出、ＲＴは受信信号エレメン
トタイミング（クロック）、ＥＲはデータ端末レディ、
、ＣＩは被呼表示、ＳＴ．は送信信号エレメントタイミ
ング（クロック〉である。

このようなシリアルインタフェース内蔵型モデムボード
において障害が発生した場合には、まずシリアルインタ
フェース部１ｌとモデム部１２とを切り分けて、それぞ
れについてテストを行って障害箇所を発見する。

第７図は従来の障害時の切り分けを示したものであって
、シリアルインタフェース部１１とモデム部１２とを収
容したプリント配線基板上において、シリアルインタフ
ェース部１１とモデム部１２とを結ぶ配線に対して、一
部のパターンを除いてすべてパターンカットを行ったの
ち、ケーブル１３をモデム部１２側の所要の配線に接続
し、このケーブルの他端を例えば図示されないモデムテ
スタに接続してデータ折り返し試験を行うことによって
、モデム部１２のテストを行うことができる。

またシリアルインタフェース部１１については、図示の
ように端子ＳＤとＲＤ，端子ＲＳとＣＳ、端子ＤＲとＥ
Ｒ、および端子ＲＴとＳＴ，をストラップによって接続
することによって、データ折り返し試験を行ってシリア
ルインタフェース部１１の機能を試験することができる
。

〔発明が解決しようとする課題〕

第６図に示されたシリアルインタフェース内蔵型モデム
ボードにおいては、障害時、それを収容したプリント配
線基板上において、必要な部分のパターンカットやスト
ラップを行わなければならず、手間と時間がかかるとい
う問題があった。

本発明はこのような従来技術の課題を解決しようとする
ものであって、シリアルインタフェース内蔵型モデムボ
ードにおいて、基板のパターンカットやストラップを行
うことなく、スイッチ設定またはソフトウエア等によっ
て容易に切り分けを行って、それぞれの試験を行うこと
ができるようにすることを目的としている。

〔課題を解決するための手段〕

本発明は第ｌ図にその原理的構威を示すように、シリア
ルインタフェース部１１とモデム部１２とを同一基板上
に形戒してなるシリアルインタフェース内蔵型モデムボ
ードにおいて、第ｌのバッファ回路１と第２のバッファ
回路２とを備え、外部からの切り分け信号によって前記
各バッファ回路ｌ．２を信号伝達状態または遮断状態に
制御することによって、シリアルインタフェース部１１
とモデム部１２相互間において各信号を伝達する通常の
動作状態と、シリアルインタフェース部１１とモデム部
１２相互間の信号を遮断状態にしてこのシリアルインタ
フェース部１１の各信号線を折り返す試験状態とに設定
可能にしたものである。

第１のバッファ回路１は、このシリアルインタフェース
部１１とモデム部１２相互間の各信号線に直列に挿入さ
れ、該信号を切り分け信号に応じて遮断しまたは伝達す
るものであり、第２のバッファ回路２は、シリアルイン
タフェース部１１の出力信号端子と該出力信号に対応す
る受信信号端子との間に接続され、切り分け信号に応じ
て該各端子間の信号を伝達しまたは遮断する作用を行う
ものである。

［作用］ 本発明においては、シリアルインタフェース部とモデム
部との間の信号線に、それぞれ３ステートバッファを挿
入したので、シリアルインタフェース部とモデム部とを
３ステートハッファの制御によって容易に切り離すこと
ができる。

第２図は本発明の作用を説明するための図であって、第
７図におけると同じものを同じ番号で示し、２１〜３２
は３ステートバッファ、３３はインバータである。

３ステートバッファ２１〜２４はそれぞれ端子ＳＤ，Ｒ
Ｓ，ＥＲ，ＳＴ間において、シリアルインタフェース部
１１からモデム部１２に信号を伝送する向きに設けられ
ており、それぞれの制御端子における切り分け信号３４
の有無に応じて、信号を伝送し、または遮断する。

３ステートバッファ２５〜２８はそれぞれ端子ＲＤＣＳ
，ＤＲ，ＲＴ間において、モデム部１２からシリアルイ
ンタフェース部１１に信号を伝送する向きに設けられて
おり、それぞれの制御端子における切り分け信号３５の
有無に応じて、信号を伝送し、または遮断する。

３ステートバッファ２９〜３２は、シリアルインタフェ
ース部１１の側において、それぞれ端子ＳＤからＲＤ，
ＲＳからＣＳ，ＥＲからＤＲ，ＳＴからＲＴに信号を伝
送する向きに設けられており、それぞれの制ＩＩ１１端
子における切り分け信号３６の有無に応じて、信号を遮
断し、または伝送する。

各切り分け信号３４．３５はそれぞれの制御端子に直接
与えられ、切り分け信号３６はインバータ３３を経て制
御端子に与えられるようになっている。

また３７〜４４はチェソク端子であって、モデム部１１
の側における各端子ＳＤ，ＲＤ，ＲＳ，ＣＳ，ＤＲ，Ｒ
Ｔ，ＥＲ，ＳＴに設けられており、この部分に図示され
ないモデムテスタを接続できるように構戊されている。

以下においては、２本の信号線（ＳＤ，ＲＤ）の組を例
として、本発明の動作を説明する。

第３図は端子ＳＤ，ＲＤ間における接続状態を説明する
図であって、第２図におけると同じものを同じ番号で示
している。

（１）切り分け信号がローレベルのときローレベルの切
り分け信号３４．３５を与えられることよって、３ステ
ートバッファ２１．２５は通常のハッファと同様に動作
して、端子ＳＤの信号をモデム部１２からシリアルイン
タフェース部１ｌに伝送し、端子ＲＤの信号をシリアル
インタフェース部１１からモデム部１２に伝送する。一
方、インバータ３３を経てハイレベルの切り分け信号３
６を与えられるので、３ステートバッファ２９の出力は
ハイインピーダンスとなり、シリアルインタフェース部
１１において、端子ＳＤ，ＲＤ間は絶縁状態となり、信
号は遮断される。

（２）切り分け信号がハイレベルのとき切り分け信号が
ハイレベルのとき、３ステートバッファ２９はインバー
タ４４を経てローレベルの切り分け信号を与えられるの
で、通常のバッファと同様に動作して、端子ＳＤの信号
を端子ＲＤに伝送する。一方、３ステートバッファ２１
．２５はハイレベルの切り分け信号をそのまま与えられ
るので、それぞれの出力はハイインピーダンスとなって
、シリアルインタフェース部１１とモデム部１２間の端
子ＳＤ，ＲＤの信号線は絶縁状態となる。

第４図は、端子ＳＤ，ＲＤ間の接続状態を等価回路によ
って示したものであって、上述の切り分け信号がハイレ
ベルの場合を示し、シリアルインタフェース部１．１と
モデム部１２間の端子ＳＤ，ＲＤの信号線が絶縁状態に
なるとともに、シリアルインタフェース部１２において
端子ＳＤ，ＲＤが接続状態になっている。従ってこの状
態では、シリアルインタフェース部１１においてデータ
の折り返し試験が可能であるとともに、モデム部１２に
おいてチェック端子３７．３８にモデムテスタを接続す
ることによって、モデム部１２のデータ折り返し試験が
可能になる。

同様に、端子ＲＳとＣＳ，ＤＲとＥＲ，ＲＴとＳＴの３
組の信号線についても、切り分け信号に応じて接続と遮
断とを行って、それぞれデータ折り返し試験を行うこと
ができるようになる。

〔実施例〕

第５図は本発明の一実施例を示す図であって、第２図に
示された本発明の構成を標準ロジックＩＣで置き換えた
場合を例示している。使用標準ロジックＩＣは、７４８
Ｃ２４１と７４ＨＣ２４０各１個である。第４図におい
ては、第２図における対応する部品に同じ番号を付与し
て示しているが、３ステートバッファ２９〜３２および
インバータ３３は、３ステートバッファ２９Ａ〜３２Ａ
によって置き換えられている。また４５は短絡ピン，４
６は抵抗である。

短絡ビン４５は通常は短絡状態にあって、各制御端子に
ローレベルの切り分け信号３４，３５．３６を供給して
いるが、障害時等においては、短絡ビン４５を解放状態
にすることによって、抵抗４６を経て各制御端子にハイ
レベルの切り分け信号を供給して、試験状態にすること
ができるようになっている。

なお切り分け信号は、第５図の実施例のように設定ビン
によって発生させてもよく、またはディップスイッチに
よって同様に発生させてもよい。

別の方法としてレジスタを設定して、ソフトウエアで発
生させることもできる。

〔発明の効果］ 以上説明したように本発明によれば、シリアルインタフ
ェース内蔵型モデムボードにおいて、パターンカットや
ストラップのような物理的手段によることなく、短絡ピ
ンやディップスインチ、あるいはソフトウエア等の論理
的な手段によって、シリアルインタフェース部とモデム
部との切り分けを行うことができるので、シリアルイン
タフェース内蔵型モデムボードにおける障害調査を容易
に行うことができる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の作用を説明するための図、第３図は端子ＳＤ，ＲＤ間
における接続状態を説明する図、第４図は端子ＳＤ，Ｒ
Ｄ間の接続状態を等価回路によって示す図、第５図は本
発明の一実施例を示す図、第６図は従来のシリアルイン
タフェース内蔵型モデムボードを示す図、第７図は従来
の障害時の切り分けを示す図である。 １．２・・・バッファ回路、１１−・シリアルインタフ
ェース部、１２・・−モデム部

Claims (1)

1. 【特許請求の範囲】 シリアルインタフェース部（１１）とモデム部（１２）
   とを同一基板上に形成してなるシリアルインタフェース
   内蔵型モデムボードにおいて、該シリアルインタフェー
   ス部（１１）とモデム部（１２）相互間の各信号線に直
   列に挿入され、該信号を切り分け信号に応じて遮断しま
   たは伝達する第１のバッファ回路（１）と、 前記シリアルインタフェース部（１１）の出力信号端子
   と該出力信号に対応する受信信号端子との間に接続され
   、切り分け信号に応じて該各端子間の信号を伝達しまた
   は遮断する第２のバッファ回路（２）とを備え、 外部からの切り分け信号によって前記各バッファ回路（
   １、２）を信号伝達状態または遮断状態に制御すること
   によって、該シリアルインタフェース部（１１）とモデ
   ム部（１２）相互間において各信号を伝達する通常の動
   作状態と、相互間の信号を遮断状態にして該シリアルイ
   ンタフェース部（１１）の各信号線を折り返す試験状態
   とに設定可能にしたことを特徴とする障害調査用回路方
   式。