JPH03106125A

JPH03106125A - 信号処理回路

Info

Publication number: JPH03106125A
Application number: JP24198289A
Authority: JP
Inventors: Yutaka Okada; 豊岡田; Yoshiyuki Matsumoto; 芳幸松本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-09-20
Filing date: 1989-09-20
Publication date: 1991-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、信号処理回路、特にディジタル化されている
信号の符号を反転させて、アナログ信号に変換する回路
に関する。

〔従来の技術〕

オフセット２進符診とは、例えば１０００００００を０
とし、１ビット加える毎に数が増加し，１ビット減ずる
毎に数が減少する符号である。従って、“１”は１００
００００１となり　　ｒｔ　　］ノ′は０１　１１１　
１　］．　ｌと表わされる。″１″′から１１　−　Ｉ
　Ｉ＋を発生させるためには　ｉｔ　１　ｐｐの全ビッ
トを反転させ０１１１１１１０とした後、最下位ビット
にｌを加えることにより得られる。

２の補数符号とは例えばｏｏｏｏｏｏｏｏをＯとし、１
ビット加える毎に数が増加し、１ビット減ずる毎に数が
減少する符号である。従って、“１”は０００００００
１となり，“−１”は１１１１１１１１と表わされる。

６１″から“−１　ｐｐを発生させるためには、１１　
１　Ｆ＋の全ビットを反転させ１１１１１１１０とした
後，最下位ビットにｌを加えることにより得られる。

この様に、オフセット２進や２の補数符号では、符号を
反転させるために１を加える演算が必要である。この様
な符号反転回路の従来例は、例えば、電子通信学会編『
ディジタル信号処理』ρ１４３に記述されている。

第２図は、従来の回路技術により構成される符号反転処
理回路と、これをアナログ信号に変換するＤＡ変換器を
接続したものである。同図（ａ）において，オフセット
２進、または２の補数符号化されたディジタル信号ｉｏ
”ｉ７は，直接もしくは、インバータ３０〜３７を介し
てマルチブレクサ１に入力される。マルチプレクサ１に
は、符号選択信号Ｐ／Ｎが入力され、符号を反転しない
時には，ｉｏ”ｉ７と同じ信号を選択し、符号を反転す
る時には、インバータ３０〜３７を介した信号を選択す
る。マルチブレクサ１の出力は加算器５に入力（ｂｏ′
〜ｂ７′）される。加算器５には、符号信号Ｐ／Ｎを反
転した信号も入力（ｂ）される。ｂは符号反転時に１と
なる。加算器は、ｂｏ〜ｂ７　で表される数とｂを加え
る。

以上の演算により、符号反転しない信号と符号反転した
信号が選択的に得られる。この信号は、ＤＡ変換器２０
に入力され、アナログ信号が出力される．第２図（ｂ）
は同図（ａ）に用いられているＤＡ変換器の構成例であ
る。２のべき乗に重み付けされた電流源の電流を、ディ
ジタル入力信号ｂｏ＝ｂ７により切り換え、入力に応じ
た電流を負荷抵抗Ｒに流すことにより、ＤＡ変換が行わ
れ（電子通信学会編ｒディジタル信号処理」　（コロ１
懸Ｐ）第１４３頁参照）。

〔発明が解決しようとする課題〕

以上述べた様に、従来の技術によれば、オフセット２進
、又は、２の補数の符号反転には、ディジタル加算器が
必要であり、特に、ビット数の多い場合には，ゲート数
が増大するという問題点があった。更に、加算器部分の
遅延時間が問題となり、レジスタを追加しなければなら
ないこともあった。

本発明の目的は，最下位ビットを２ビット有するＤＡ変
換器を提供すること，また、それを用いて、ディジタル
加算器の不要な符号反転回路を提供することにある。

本発明の他の目的は、映像カラー信号の簡易な変調回路
を提供することにある。

〔課題を解決するための手段〕

上記目的を達或するために、本発明の信号処理回路は、
ＤＡ変換器の最下位ビットを２つ設けるようにしたもの
である。

える様にしたものである。

また、映像カラー信号のディジタル変調のために，符号
反転時に下位ビットにｌを入力し、ＤＡ変換器内でこれ
を加える様にしたものである。

〔作用〕

ＤＡ変換器に付加された下位ビットは、オフセット２進
又は，２の複数の符号反転時に、該下位ビットに相当す
る信号を加算して、アナログ信号を出力する様に動作す
る。

〔実施例〕

以下、本発明の一夷施例を第工図により説明する。

同図（ａ）において、ｉｏ”ｉ７はオフセット２進、又
は，２の補数形式のディジタル入力信号である。マルチ
プレクサ１には、ｉｏ”ｉ７を直接入力し、また、ｉｏ
＝ｉ７をインバータ３０〜３７で反転して入力する。符
号信号Ｐ／Ｎが１の時には、ｉｏ＝ｉ７の直接入力信号
が、また、Ｐ／ＮがＯの時には、ｉｏ＝ｉ７の反転信号
が選択される。マル〜ｂ７となる。更に、符号信号Ｐ／
Ｎはインバータ４にて、反転して、ＤＡ変換器２のｂに
入力される。

第１図（ｂ）は、同図（ａ）のＤＡ変換器の構成例を示
したものである。Ｉｏ，　２　Ｉｏ，　２”Ｉｏ，・・
２’Ｉｏは２のべき乗に重み付けされた電流源である。

これらの電流源は、ディジタル人力ｂｏ，ｂｔ，・・・
ｂ７により電流経路を切換えられる。ｂｏ，ｂ１・・・
ｂ７に応じた電流が加算されてＩ　ｏｕｃ　となり、負
荷抵抗Ｒに流れ、ＤＡ変換が行なわれる。ｂｏ〜ｂ７が
全てＯの時、Ｒに流れる電流は最小となり、ｂｏ＝ｂ７
が全て１の時、Ｒに流れる電流が最大となって、この２
つの場合により出力の最大振幅が決まる。同図には，以
上のＤＡ変換作用に加えて、電流源Ｉｏ’　　が付加さ
れている。

この電流源の電流は入力ｂにより制御され、ｂが↓の時
Ｉｏｕｔに加算され、ｂがＯの時Ｉｏｕｖに加算されな
い。

本実施例の動作は次の通りである．今Ｉｏ’：しない場
合には．ｂｏ”ｂ７はｉｏ”ｉ７と等しく、ｂがＯであ
るから、ｉｏ＝ｉｖがＤＡ変換される。

逆に、符号反転する場合には、ｂｏ”ｂ７は，ｉｏ〜１
７を反転したものとなり、更に、ｂが１であるから、ｉ
ｏ”ｉ７は符号反転してＤＡ変換される。

０＜Ｉｏ’＜Ｉｏの場合は、正確な符号反転は行なわれ
ないが．Ｉｏ’　　が追加せず，且ディジタル加算器で
１の加算を省略した場合に比κれば、精度が向上する。

本実施例によれば、ディジタル加算器を用いずに、符号
の反転が可能となり、ゲート数の減少と遅延時間の縮小
の点で効果が大きい。

本発明の一実施例を第３図により説明する。

本実施例は、映像カラー信号のディジタル変調に関する
。同図（ａ）において、ＲＹｏ＝ＲＹ７はカラー信号成
分ＲＹをディジタル的に表わしたものであり，ＢＹｏ＝
ＢＹ７はカラー信号成分ＢＹをディジタル的に表わした
ものである。これらは、例えば，オフセット２進形式で
符号化されている。

これらの信号はラツチ６でラッチされた後，直接、又は
イン登イタ３０〜３７，３０１〜３７１によリ反転後、
マルチプレクサ１１に入力される。マルチプレクサは、
選択信号Ｓ　ＲＹ　？　Ｓ　Ｒｖ　，　Ｓ　Ｂｖ　ｅＳ
ａｙにより上記信号を選択して出力する．例えば、ＳＲ
Ｙが１で、Ｓ　Ｉｎ，　Ｓ　ＢＹ　，　Ｓ　ＢｖがＯの
時、出力はＲＹＯ”ＲＹ７となる。マルチプレクサの出
力は、ＤＡ変換器２のｂｏ”ｂ７に入力される。本ＤＡ
変換器は、第１図（ｂ）の様な構成である。

ＳＲＶ又はＳＢＹが１となってＲＹＯ〜ＲＹ７又はＢＹ
Ｏ”ＢＹ７のビット反転した信号が選択されて、ＤＡ変
換器に入力されている時には、ゲート４１の出力が］と
なり、ＤＡ変換器のｂ入力が１となる。

本実施例で、ＲＹが１、即ち（ＲＹＥ，ＲＹｅ，ＲＹＩ
Ｓ，ＲＹ４．ＲＹａ＊　ＲＹｚｖ　ＲＹＩ，ＲＹＯ）＝
（１００００００１）　．　Ｂ　Ｙが−３、即ち（Ｂ　
Ｙ？．　Ｂ　Ｙｅ，ＢＹ３，ＢＹ４．ＢＹ３，ＢＹＥ，
ＢＹＩ．ＢＹＯ）＝（０１１１１１０１）とし，　Ｓ　
Ｒｖ　，　Ｓ　ａｙ　，　Ｓ　ＲＹ　，　Ｓ　ＢＹが第
３図（ｂ）の様に１／４ｆｓｃの周期で切り換ってある
。この時、ＤＡ変換器の出力は，１，−３，−１，３と
なり、ＲＹ，ＢＹ，−ＲＹ，−ＢＹと正確に一致し、カ
ラー信号が変調される。

もし、第２図に示す様なディジタル加算器を省略し，か
つＤＡ変換器が、ｂ入力を持たない、第２図の様な構成
であるとすれば、符号反転時にも１が加算されることが
なく、ＤＡ変換器の出力は第３図（ｂ）の破線の様にな
る。正確な変調信号との誤差は、ｆｓｃの周波数成分を
持ち、カラー変調信号に副搬送波がもれ込み，所謂、キ
ャリア・リークが発生し、画質が著しく劣化することに
なる．本実施例では、上述した様に．ｉ易な回路構或に
より、キャリア・リークのないカラー変調が可能となる
。

本発明の他の実施例を第４図により説明する。

本実施例は．ＲＹ信号．ＢＹ信号が６ビット信号となっ
ており、ＤＡ変換器として第２図（ｂ）の構或を用いて
いる点を除けば、第３図に示した実施例と同じである。

本実施例では、ＲＹ，ＢＹの符号反転時に、ＤＡ変換器
のｂｏ，ｂｌへ１を人力して、これらを加算して、アナ
ログ信号を得る。

信号の最下位ビットはＲ　Ｙ２，　Ｂ　Ｙ２であり、こ
れらはマルチプレクサ１２を経て、ＤＡ変換器のｂ２人
力となる。従って、ＲＹ，ＢＹによりアナログ信号は２
２Ｉｏ単位で解像される。符号反転時には、Ｉｏ＋２　
Ｉｏ＝３　Ｉｏが加えられることになる。映像カラー信
号変調器としては，６ビットＤＡ変換器を用いて、ｂｏ
，ｂｔの加算をしない場１合に比べて、キャリア・リークを一に減少でき４る。

〔発明の効果〕

本発明によれば、ディジタル加算器を用いずにオフセッ
ト２進，又は２の補数形式の信号の符号を反転できるの
で、ゲート数の削減、遅延時間の縮小の効果がある。

また、映像カラー信号の変調器として実施すれば、信号
中の副搬波のもれ込みを低減できる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例の信号処理回路の構成
を示すブロック図、第１図（ｂ）は、本発明の一実施例
のＤＡ変換器の回路図、第２図（ａ）は従来技術による
符号反転回路のブロック図、第２図（ｂ）は従来のＤＡ
変換器の回路図、第３図（ａ）は本発明の一実施例の信
号処理回路の構戒を示すブロック図、第３図（ｂ）は同
図（ａ）の動作を示すパルス波形図、第４図は本発明の
他の一実施例の信号処理回路の構成を示すブロック図で
ある，１，１１．１２・・・マルチプレクサ、２，２０・・・
ＤＡ変換器、３０〜３７，３０１〜３７１．４インバー
タ、４１・・・ＯＲゲート、５・・加算器、６，６１・
・・ラッチ。畜　１　回（ｄ）葛Ｚ図（ａ）不３図不３図（１））４ヂｓｃ

Claims

【特許請求の範囲】１、最下位ビットを複数個有することを特徴とするディ
ジタル・アナログ変換器。２、オフセット２進形成、２の補数形式などの様に、各
ビットを反転し、最下位ビットに１を加えることにより
、符号を反転させる符号形式で表わされているディジタ
ル信号をアナログ信号に変換する信号処理回路において
、最下位ビットに１を加える処理を、特許請求の範囲第
１項のディジタル・アナログ変換器の最下位ビットを用
いて行なうことを特徴とする信号処理回路。３、オフセット２進形成、２の補数形式などの様に、各
ビットを反転し、最下位ビットに１を加えることにより
、符号を反転させる符号形式で表わされているディジタ
ル信号をアナログ信号に変換する信号処理回路において
、ディジタル信号よりビット数の多いディジタル・アナ
ログ変換器の最下位ビット以外のビットをディジタル信
号の最下位ビットに対応させ、ディジタル信号の符号反
転時に、該ビットより低いビットに、符号を反転しない
時とは逆の信号を入力することを特徴とする信号処理回
路。４、ディジタル信号で表わされている映像カラー信号を
変調する信号処理回路において、特許請求の範囲第２項
又は第３項の信号処理回路を用いることを特徴とする信
号処理回路。