JPS59219050A - 秘匿制御端子付符号変換器 - Google Patents
秘匿制御端子付符号変換器Info
- Publication number
- JPS59219050A JPS59219050A JP58093353A JP9335383A JPS59219050A JP S59219050 A JPS59219050 A JP S59219050A JP 58093353 A JP58093353 A JP 58093353A JP 9335383 A JP9335383 A JP 9335383A JP S59219050 A JPS59219050 A JP S59219050A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital signal
- input
- code
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
- H04K1/00—Secret communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は符号変換器、特にディノタル入出力信号とのイ
ンタフェイス部にビット情報変換機能を持たせた秘匿制
御端子付符号変換器に関する。
ンタフェイス部にビット情報変換機能を持たせた秘匿制
御端子付符号変換器に関する。
従来技術と問題点
従来、秘匿性を持たせるための符号変換は第１図に示す
符号変換装置描成の１、行なわれていた。
符号変換装置描成の１、行なわれていた。
第１図の変換装置において、アナログ信号ａはＡ ／
Ｄ変換器によりディジタル信号に変換されて該Ａ／Ｄ変
換器とは別に設けられた次段の暗号化装置に入力される
。暗号化装置により例えばビット・スクランブルされ暗
号に変換された秘匿性を持たされた信号は伝送路を伝わ
って受信側の専用の復号化装置に入力する。その復号化
装［により解読された暗号はＤ／Ａ変換器により再びア
ナログ信号ａに変換される。しかし、上記第１図に示さ
れるような暗号化のシステムでは暗号化装置や復号化装
置はＡ ／ Ｄ変換器、Ｄ／Ａ変換器等の符号変換回路
とは別に専用のハードウェアが必要となり、装置構成の
規模が大きくなるという問題があった。
Ｄ変換器によりディジタル信号に変換されて該Ａ／Ｄ変
換器とは別に設けられた次段の暗号化装置に入力される
。暗号化装置により例えばビット・スクランブルされ暗
号に変換された秘匿性を持たされた信号は伝送路を伝わ
って受信側の専用の復号化装置に入力する。その復号化
装［により解読された暗号はＤ／Ａ変換器により再びア
ナログ信号ａに変換される。しかし、上記第１図に示さ
れるような暗号化のシステムでは暗号化装置や復号化装
置はＡ ／ Ｄ変換器、Ｄ／Ａ変換器等の符号変換回路
とは別に専用のハードウェアが必要となり、装置構成の
規模が大きくなるという問題があった。
発明の目的
本発明の目的は、暗号化装置又は復号化Ｖ３１のような
秘匿化機能を有する部分を符号変換器の内乱に組み込む
ことにより、１チツゾ化可能としてハードウェアの小型
化を図ることにある。
秘匿化機能を有する部分を符号変換器の内乱に組み込む
ことにより、１チツゾ化可能としてハードウェアの小型
化を図ることにある。
発明の構成
本発明の符号変換器は、アナログ信号をディジタル信号
に変換するＡ／Ｄ変換器であって、ディジタル信号出力
の前段にバッファを設けて制御入力によりビットの変換
を行うことにより秘匿性を持たせるようにしたことを特
徴とし、第２にディジタル信号をアナログ信号に変換す
るＤ ／ Ａ変換器であって、ディジタル信号入力の後
段にバッファを設けて制御入力によりビットの変換を行
うことにより秘匿性を持たせるようにしたことを特徴と
する。
に変換するＡ／Ｄ変換器であって、ディジタル信号出力
の前段にバッファを設けて制御入力によりビットの変換
を行うことにより秘匿性を持たせるようにしたことを特
徴とし、第２にディジタル信号をアナログ信号に変換す
るＤ ／ Ａ変換器であって、ディジタル信号入力の後
段にバッファを設けて制御入力によりビットの変換を行
うことにより秘匿性を持たせるようにしたことを特徴と
する。
発明の実施例
以下、本発明を実施例により添付図面を参照して説明す
る。
る。
第２図は本発明に係る符号変換器工と２の適用例を示す
図である。参照符号１はＡ／Ｄ変換器でありＡ／Ｄ変換
機能部と暗号化部から、また参照符号２はＤ／Ａ変換器
であり復号化部とＤ／Ａ変換機能部から、それぞれ構成
されてし）る。
図である。参照符号１はＡ／Ｄ変換器でありＡ／Ｄ変換
機能部と暗号化部から、また参照符号２はＤ／Ａ変換器
であり復号化部とＤ／Ａ変換機能部から、それぞれ構成
されてし）る。
第３図は、第２図のＡ ／ ｖ変換器１、Ｄ ／ Ａ変
換器２の入出力端子を示す図であってアナログ入出力ａ
、ディジタル入出力ｄの他しこ秘匿イヒ匍」御入力Ｃが
付加されこれにより秘匿制御を行う。
換器２の入出力端子を示す図であってアナログ入出力ａ
、ディジタル入出力ｄの他しこ秘匿イヒ匍」御入力Ｃが
付加されこれにより秘匿制御を行う。
第４図は、第３図のＡ／Ｄ変換器１の構成図であり電圧
比較器１１、制御回路１２、レジスタ１３、ＤＡ変換器
１４、ＲＯＭ１５及び２対１のセレクタ１６１・・・１
６ｎで構成されてしする。図示するＡ／Ｄ変換器は電圧
比較形であり、アナログ人力ａは電圧比較器１１制御回
路１２を経由してレジスタ１３に格納される。レジスタ
１３の出力ｉｔＲＯＭ１５とＩ）／Ａ変換器１４に入力
する。この場合データに秘匿性を持たせない場合は制御
信号Ｃの入力によりＲＯＭ１５を経由しないで、直接（
こセレクタ１６１・・・１６ｎに入力し、ディ・ゾク／
し情報Ｄｏ、Ｄ、・・・Ｄｎ−１として出力される。
比較器１１、制御回路１２、レジスタ１３、ＤＡ変換器
１４、ＲＯＭ１５及び２対１のセレクタ１６１・・・１
６ｎで構成されてしする。図示するＡ／Ｄ変換器は電圧
比較形であり、アナログ人力ａは電圧比較器１１制御回
路１２を経由してレジスタ１３に格納される。レジスタ
１３の出力ｉｔＲＯＭ１５とＩ）／Ａ変換器１４に入力
する。この場合データに秘匿性を持たせない場合は制御
信号Ｃの入力によりＲＯＭ１５を経由しないで、直接（
こセレクタ１６１・・・１６ｎに入力し、ディ・ゾク／
し情報Ｄｏ、Ｄ、・・・Ｄｎ−１として出力される。
上記ＲＯＭ１５のテーブルのアドレスとデータとの関係
は１対１に対応し、受信側で使用するＤ／Ａ変換器１４
のＲＯＭの内容と逆の関係番こなっている。
は１対１に対応し、受信側で使用するＤ／Ａ変換器１４
のＲＯＭの内容と逆の関係番こなっている。
第５図は第３図のＤ／Ａ変換器２の構成図である。参照
符号２５はＲＯＭ、 ２６１・・・２６ｎは制御信号Ｃ
により選択される２対１のセレクタ、２４はＤ／Ａ変換
器である。ディジタルデータＤＯｙ Ｄ２・・・Ｄｎ−
１は、先ずＲＯＭ２５に入力し、セレクタ２６゜・・・
２６ｎ及びＤ ／ Ａ変換器２４を経由してアナログａ
として出力される。
符号２５はＲＯＭ、 ２６１・・・２６ｎは制御信号Ｃ
により選択される２対１のセレクタ、２４はＤ／Ａ変換
器である。ディジタルデータＤＯｙ Ｄ２・・・Ｄｎ−
１は、先ずＲＯＭ２５に入力し、セレクタ２６゜・・・
２６ｎ及びＤ ／ Ａ変換器２４を経由してアナログａ
として出力される。
第４図のＡ ／ Ｄ変換器１と同様にＲＯＭ２５のテー
ブルのアドレスとデータは必らず１ ： １ ｋｍ対応
しており、制御入力信号Ｃにより秘匿性を持たせるか否
かの切替を行う。
ブルのアドレスとデータは必らず１ ： １ ｋｍ対応
しており、制御入力信号Ｃにより秘匿性を持たせるか否
かの切替を行う。
発明の効果
一ヒ記説明の通り、本発明によれば、暗号化装置と復号
化装置をそれぞれＡ ／ Ｄ変換器とＤ／Ａ変換器の内
部に組み込んで１チツゾ化することができるので、ハー
ドウェアの小形化が達成される。
化装置をそれぞれＡ ／ Ｄ変換器とＤ／Ａ変換器の内
部に組み込んで１チツゾ化することができるので、ハー
ドウェアの小形化が達成される。
第１図は従来の秘匿性符号変換器の適用例を示す図、第
２図は本発明符号変換器の適用例を示す図、第３図は本
発明変換器の概略図、第４図と第５図は第３図の詳細図
である。 １・・・Ａ ／ Ｄ変換器、２・・・Ｄ／Ａ変換器、１
１・・・電圧比較器、１２・・・制御回路、１３・・・
レジスタ、工４・−Ｄ Ａ変換器、１５・−ＲＯＭ、
１６．・−１６ｎ−・・セレクタ、２４・・・ＤＡ変換
器、２５・・・ＲＯＭ、２６１・・・２６ｎ・・・セレ
クタ。 特許出願人 富士通株式会社 特許出願代理人 代理上 青 木 １ｄＪ 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之
２図は本発明符号変換器の適用例を示す図、第３図は本
発明変換器の概略図、第４図と第５図は第３図の詳細図
である。 １・・・Ａ ／ Ｄ変換器、２・・・Ｄ／Ａ変換器、１
１・・・電圧比較器、１２・・・制御回路、１３・・・
レジスタ、工４・−Ｄ Ａ変換器、１５・−ＲＯＭ、
１６．・−１６ｎ−・・セレクタ、２４・・・ＤＡ変換
器、２５・・・ＲＯＭ、２６１・・・２６ｎ・・・セレ
クタ。 特許出願人 富士通株式会社 特許出願代理人 代理上 青 木 １ｄＪ 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之
Claims (1)
- 【特許請求の範囲】 １、アナログ信号をディジタル信号に変換するＡ ／
Ｄ変換器であって、ディジタル信号出力の前段にバッフ
ァを設けて制御入力によりビットの変換を行うことによ
り秘匿性を持たせるようにしたことを特徴とする秘匿制
御端子付符号変換器。 ２、ディジタル信号をアナログ信号に変換するＤ／Ａ変
換器であって、ディジタル信号入力の後段にバッファを
設けて制御入力によりビットの変１ｆＡｋ行うことによ
り秘匿性を持たせるようにしたことを特徴とする秘匿制
御端子付符号変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093353A JPS59219050A (ja) | 1983-05-28 | 1983-05-28 | 秘匿制御端子付符号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093353A JPS59219050A (ja) | 1983-05-28 | 1983-05-28 | 秘匿制御端子付符号変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59219050A true JPS59219050A (ja) | 1984-12-10 |
Family
ID=14079905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58093353A Pending JPS59219050A (ja) | 1983-05-28 | 1983-05-28 | 秘匿制御端子付符号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59219050A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62278840A (ja) * | 1986-05-28 | 1987-12-03 | Hitachi Shonan Denshi Kk | 符号変換器 |
| JPS62278841A (ja) * | 1986-05-28 | 1987-12-03 | Hitachi Shonan Denshi Kk | 符号変換器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453903A (en) * | 1977-10-07 | 1979-04-27 | Fujitsu Ltd | Privacy set |
-
1983
- 1983-05-28 JP JP58093353A patent/JPS59219050A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453903A (en) * | 1977-10-07 | 1979-04-27 | Fujitsu Ltd | Privacy set |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62278840A (ja) * | 1986-05-28 | 1987-12-03 | Hitachi Shonan Denshi Kk | 符号変換器 |
| JPS62278841A (ja) * | 1986-05-28 | 1987-12-03 | Hitachi Shonan Denshi Kk | 符号変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962539A (en) | Product block cipher system for data security | |
| US3958081A (en) | Block cipher system for data security | |
| US4668103A (en) | Polygraphic encryption-decryption communications system | |
| US4520232A (en) | Polygraphic encryption-decryption system | |
| JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
| JPS59219050A (ja) | 秘匿制御端子付符号変換器 | |
| DE3372247D1 (en) | Device for enciphering digital signals comprising one or more des circuits | |
| US5883925A (en) | Pulse code modulation compression mechanism | |
| WO1999036942A1 (fr) | Procede de conversion cryptographique de blocs de donnees binaires | |
| US6310870B1 (en) | Method for transmitting high data rate information in code division multiple access systems | |
| US4488295A (en) | Alarm immune program signal | |
| JPS63203034A (ja) | 暗号化・復号化装置 | |
| KR940006010B1 (ko) | 전전자 교환기의 u-LAW, A-LAW 상호 변환장치. | |
| JPS6110339A (ja) | 通信装置 | |
| US5930365A (en) | Digital data shuffling/de-shuffling system | |
| JPH026465B2 (ja) | ||
| JPS58213544A (ja) | 通信制御処理装置 | |
| KR100273201B1 (ko) | 16비트 병렬 자기동기 혼화기 및 역혼화기 | |
| JPH04329729A (ja) | 音声スクランブル回路 | |
| JPH0378015B2 (ja) | ||
| JPS60152141A (ja) | デ−タ変換器 | |
| JPS58218253A (ja) | デイジタル信号処理装置 | |
| JPS6037585A (ja) | デ−タ帰還型暗号装置 | |
| JPH04246681A (ja) | 乱数発生回路 | |
| JPH052478A (ja) | プログラム保護システム |