JPH0378015B2 - - Google Patents
Info
- Publication number
- JPH0378015B2 JPH0378015B2 JP10840582A JP10840582A JPH0378015B2 JP H0378015 B2 JPH0378015 B2 JP H0378015B2 JP 10840582 A JP10840582 A JP 10840582A JP 10840582 A JP10840582 A JP 10840582A JP H0378015 B2 JPH0378015 B2 JP H0378015B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- word
- words
- channel
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000005236 sound signal Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル秘話通信装置に係り、特に
秘話化によつて生じる連続的な信号誤りを分散さ
せ、アナログ再生出力の歪を低減するのに好適な
デイジタル信号処理装置に関する。
秘話化によつて生じる連続的な信号誤りを分散さ
せ、アナログ再生出力の歪を低減するのに好適な
デイジタル信号処理装置に関する。
一般にアナログ信号をデイジタル信号に変換し
て伝送する通信装置において、伝送情報に秘話性
を持たせたい場合、デイジタルデータ列と擬似ラ
ンダムビツト列との排他的論理和（EX−OR）を
とる。いわゆるスクランブル操作を行なつて送信
し、受信側では送信側と逆のデスクランブル操作
によつて元のデイジタルデータ列を再生する方法
がとられる。
て伝送する通信装置において、伝送情報に秘話性
を持たせたい場合、デイジタルデータ列と擬似ラ
ンダムビツト列との排他的論理和（EX−OR）を
とる。いわゆるスクランブル操作を行なつて送信
し、受信側では送信側と逆のデスクランブル操作
によつて元のデイジタルデータ列を再生する方法
がとられる。
第１図はこのデイジタル秘話通信装置の一例を
示すブロツク図である。第１図において、１はア
ナログ信号源、２はＡ／Ｄ変換器、３はスクラン
ブラ、４は同期信号や誤り検出訂正用パリテイを
付加する信号処理回路、５は変調器、６は伝送
路、７は復調器、８は誤り検出訂正回路、９はデ
スクランブラ、１０はＤ／Ａ変換器、１１はアナ
ログ信号出力端子である。Ａ／Ｄ変換器２により
デイジタル信号に変換されたアナログ信号源１の
信号は、スクランブラ３により暗号化され、信号
処理回路４、変調器５を介して伝送路６に送信さ
れる。受信側では復調器７、誤り検出訂正回路８
により処理された信号を、デスクランブラ９によ
り解読し、元のデイジタル信号を取り出し、Ｄ／
Ａ変換器１０によりアナログ信号に変換すること
により伝送が行なわれる。従つて、このスクラン
ブル及びデスクランブルの操作内容を第三社に対
して秘密にしておくことにより秘話性は保たれ
る。
示すブロツク図である。第１図において、１はア
ナログ信号源、２はＡ／Ｄ変換器、３はスクラン
ブラ、４は同期信号や誤り検出訂正用パリテイを
付加する信号処理回路、５は変調器、６は伝送
路、７は復調器、８は誤り検出訂正回路、９はデ
スクランブラ、１０はＤ／Ａ変換器、１１はアナ
ログ信号出力端子である。Ａ／Ｄ変換器２により
デイジタル信号に変換されたアナログ信号源１の
信号は、スクランブラ３により暗号化され、信号
処理回路４、変調器５を介して伝送路６に送信さ
れる。受信側では復調器７、誤り検出訂正回路８
により処理された信号を、デスクランブラ９によ
り解読し、元のデイジタル信号を取り出し、Ｄ／
Ａ変換器１０によりアナログ信号に変換すること
により伝送が行なわれる。従つて、このスクラン
ブル及びデスクランブルの操作内容を第三社に対
して秘密にしておくことにより秘話性は保たれ
る。
第２図はスクランブラ３及びデスクランブラ９
の一例を示す図であり、第２図において、１２，
１３，１５及び１６はEX−ORゲート、１４及び
１７はともに同一段数のシフトレジスタである。
の一例を示す図であり、第２図において、１２，
１３，１５及び１６はEX−ORゲート、１４及び
１７はともに同一段数のシフトレジスタである。
スクランブラ３及びデスクランブラ９の入出力
データ列をそれぞれAn，Bn，Cn及びDnとし、
EX−ORゲート１３及び１６の入力はそれぞれシ
フトレジスタ１４及び１７のｎ段目及びｊ段目の
出力からとるとすると、これらの関係は次式で示
される。
データ列をそれぞれAn，Bn，Cn及びDnとし、
EX−ORゲート１３及び１６の入力はそれぞれシ
フトレジスタ１４及び１７のｎ段目及びｊ段目の
出力からとるとすると、これらの関係は次式で示
される。
Bn＝AnBn-jBn-o ……(1)
Dn＝CnCn-jCn-o ……(2)
但し、記号はEX−ORによる加算（mod2加
算）を示す。
算）を示す。
ここで誤り検出訂正回路８を通過した信号に伝
送誤りがないとすると、Bn＝Cnであるから Dn＝AnBn-jBn-oBn-jBn-o＝An
……(3) となり、デスクランブルされたデータ列Dnは元
のデータ列Anと等しくなつて、暗号化とその解
読が達成される。
送誤りがないとすると、Bn＝Cnであるから Dn＝AnBn-jBn-oBn-jBn-o＝An
……(3) となり、デスクランブルされたデータ列Dnは元
のデータ列Anと等しくなつて、暗号化とその解
読が達成される。
この暗号化操作をより高度化して第三者の解読
を防止するには、シフトレジスタ１４及び１７の
段数を増せば良い。通常、この値は一つのサンプ
ル値を表わすビツト数すなわち１信号ワードのビ
ツト数に対して数倍に設定される。
を防止するには、シフトレジスタ１４及び１７の
段数を増せば良い。通常、この値は一つのサンプ
ル値を表わすビツト数すなわち１信号ワードのビ
ツト数に対して数倍に設定される。
しかし、シフトレジスタ１４及び１７の段数を
増せば増すほど伝送誤りが生じた場合にデスクラ
ンブル後の出力に連続した誤りが発生する期間が
長くなる。すなわち、誤りのあつたビツトがシフ
トレジスタ１７を通過してしまうまでの期間は式
(1)、(2)より明らかなようにDnとAnは等しくなら
ず、誤りが伝播する。従つて、この期間、言いか
えれば数個の連続したサンプル信号ワードに誤り
が伝播するため、誤りのあるサンプルのワードを
数値ホールド、平均値補間等で補正したとして
も、これをＤ／Ａ変換したアナログ信号には大き
な歪が発生する。
増せば増すほど伝送誤りが生じた場合にデスクラ
ンブル後の出力に連続した誤りが発生する期間が
長くなる。すなわち、誤りのあつたビツトがシフ
トレジスタ１７を通過してしまうまでの期間は式
(1)、(2)より明らかなようにDnとAnは等しくなら
ず、誤りが伝播する。従つて、この期間、言いか
えれば数個の連続したサンプル信号ワードに誤り
が伝播するため、誤りのあるサンプルのワードを
数値ホールド、平均値補間等で補正したとして
も、これをＤ／Ａ変換したアナログ信号には大き
な歪が発生する。
本発明の目的は上記した従来技術の欠点を除
き、伝送誤りが生じ誤りが伝播した場合における
アナログ再生出力の歪を低減できるデイジタル信
号処理装置を提供することにある。
き、伝送誤りが生じ誤りが伝播した場合における
アナログ再生出力の歪を低減できるデイジタル信
号処理装置を提供することにある。
この目的を達成するために、本発明は１サンプ
ル分のデータワード（モノラル信号では１ワー
ド、ステレオでは２ワード、4Dステレオでは４
ワード等）により１つの信号フレーム（多チヤネ
ル伝送では複数チヤネル分の各々１サンプル分の
データワードによる信号フレーム）を構成する。
この連続したフレーム列を１フレームおきに送信
側、受信側で交互に偶数フレーム分遅延させ、送
信側では遅延後にスクランブルを行ない、受信側
では遅延前にデスクランブルを行なうことによ
り、誤り伝播により生じる連続した符号誤りを分
散させ、誤りサンプルが時系列的に連続しないよ
うになすことにより、アナログ再生出力の歪を低
減する。
ル分のデータワード（モノラル信号では１ワー
ド、ステレオでは２ワード、4Dステレオでは４
ワード等）により１つの信号フレーム（多チヤネ
ル伝送では複数チヤネル分の各々１サンプル分の
データワードによる信号フレーム）を構成する。
この連続したフレーム列を１フレームおきに送信
側、受信側で交互に偶数フレーム分遅延させ、送
信側では遅延後にスクランブルを行ない、受信側
では遅延前にデスクランブルを行なうことによ
り、誤り伝播により生じる連続した符号誤りを分
散させ、誤りサンプルが時系列的に連続しないよ
うになすことにより、アナログ再生出力の歪を低
減する。
本発明は複数チヤネル伝送の場合に各チヤネル
間の秘話を目的としたチヤネル毎に独立したスク
ランブルを行なう場合においても効果がある。
間の秘話を目的としたチヤネル毎に独立したスク
ランブルを行なう場合においても効果がある。
以下、本発明の一実施例を第３図、第４図によ
り説明する。第３図は本発明の一実施例を示すブ
ロツク図であり、１８及び２１はワードデイレー
回路、１９はマルチプレクサ、２０はデマルチプ
レクサを示し、その他第１図と同一符号は同一物
を示す。ワードデイレー回路１８及び２１は送信
側では奇数サンプルワードを、受信側では偶数サ
ンプルワードをそれぞれ遅延させる動作を行な
う。マルチプレクサ１９は、スクランブラ３によ
りスクランブルされた各チヤネルの信号を時分割
多重し、各チヤネル１サンプルずつより成る信号
フレームを構成する。また、デマルチプレクサ２
０は、時分割多重された信号フレーム内の各チヤ
ネルのサンプルワードを所定のチヤネルのデスク
ランブラ９に分配する。
り説明する。第３図は本発明の一実施例を示すブ
ロツク図であり、１８及び２１はワードデイレー
回路、１９はマルチプレクサ、２０はデマルチプ
レクサを示し、その他第１図と同一符号は同一物
を示す。ワードデイレー回路１８及び２１は送信
側では奇数サンプルワードを、受信側では偶数サ
ンプルワードをそれぞれ遅延させる動作を行な
う。マルチプレクサ１９は、スクランブラ３によ
りスクランブルされた各チヤネルの信号を時分割
多重し、各チヤネル１サンプルずつより成る信号
フレームを構成する。また、デマルチプレクサ２
０は、時分割多重された信号フレーム内の各チヤ
ネルのサンプルワードを所定のチヤネルのデスク
ランブラ９に分配する。
第４図は本発明に係るワードデイレー回路１８
及び２１の一具体例を示す図であり、２２及び２
５はサンプルワードを直列から並列に交換する直
並列変換回路、２４及び２７は同じく並直列変換
回路、２３及び２６はそれぞれ遅延量の等しい遅
延回路である。
及び２１の一具体例を示す図であり、２２及び２
５はサンプルワードを直列から並列に交換する直
並列変換回路、２４及び２７は同じく並直列変換
回路、２３及び２６はそれぞれ遅延量の等しい遅
延回路である。
以下本発明を第３図、第４図を用いて詳しく説
明する。Ａ／Ｄ変換器２によりデイジタル化され
たアナログ信号源１の信号は、ワードデイレー回
路１８の直並列変換回路２２に入る、直並列変換
回路２２では２ワード毎に２ワード直列から２ワ
ード並列にデイジタル信号を変換する。並列に変
換されたサンプルワードのうち前半１ワードは、
１ワード分に相当する期間の整数（Ｎ）倍の遅延
量を持つ遅延回路２３を介して、また後半１ワー
ドは直接、並直列変換回路２４に入力される。並
直列変換回路２４では２ワード並列のデイジタル
信号を直列に変換し、スクランブラー３に送る。
スクランブルされた信号はマルチプレクサ１９に
より他チヤネルの信号と時分割多重され１フレー
ムに１サンプルワードずつ分配された信号フレー
ムが構成される。ここで連続した各信号フレーム
の１つのチヤネルの信号ワードは、１フレームお
きに2Nフレームずつ遅延されている。以下信号
処理回路４、変調器５を介して伝送路６に送信さ
れる。遅延されたサンプルより構成された信号フ
レームには、識別のための信号を多重しておく。
明する。Ａ／Ｄ変換器２によりデイジタル化され
たアナログ信号源１の信号は、ワードデイレー回
路１８の直並列変換回路２２に入る、直並列変換
回路２２では２ワード毎に２ワード直列から２ワ
ード並列にデイジタル信号を変換する。並列に変
換されたサンプルワードのうち前半１ワードは、
１ワード分に相当する期間の整数（Ｎ）倍の遅延
量を持つ遅延回路２３を介して、また後半１ワー
ドは直接、並直列変換回路２４に入力される。並
直列変換回路２４では２ワード並列のデイジタル
信号を直列に変換し、スクランブラー３に送る。
スクランブルされた信号はマルチプレクサ１９に
より他チヤネルの信号と時分割多重され１フレー
ムに１サンプルワードずつ分配された信号フレー
ムが構成される。ここで連続した各信号フレーム
の１つのチヤネルの信号ワードは、１フレームお
きに2Nフレームずつ遅延されている。以下信号
処理回路４、変調器５を介して伝送路６に送信さ
れる。遅延されたサンプルより構成された信号フ
レームには、識別のための信号を多重しておく。
受信側では、復調器７、誤り検出訂正回路８に
より処理された信号は、デマルチプレクサ２０に
より各チヤネルに分配される。各チヤネルに分配
された信号はデスクランブラ９によりスクランブ
ルを解かれ、ワードデイレー回路２１の直並列変
換回路２５に入る。ワードデイレー回路２１で
は、受信した信号フレームに多重された識別信号
を参照して、送信側で遅延されたサンプルワード
が直並列変換回路２５の前半側（出力に遅延回路
が入らない側）に入つた時に並列信号を並直列変
換回路２７に送る。この時、直並列変換回路２５
の前半側のワードは直接に、後半側のワードは遅
延回路２６を介して送られるため、並直列変換回
路２７の出力は元の時系列順序にもどる。時系列
順序にもどされた信号はＤ／Ａ変換器１０により
アナログ信号にもどり出力される。
より処理された信号は、デマルチプレクサ２０に
より各チヤネルに分配される。各チヤネルに分配
された信号はデスクランブラ９によりスクランブ
ルを解かれ、ワードデイレー回路２１の直並列変
換回路２５に入る。ワードデイレー回路２１で
は、受信した信号フレームに多重された識別信号
を参照して、送信側で遅延されたサンプルワード
が直並列変換回路２５の前半側（出力に遅延回路
が入らない側）に入つた時に並列信号を並直列変
換回路２７に送る。この時、直並列変換回路２５
の前半側のワードは直接に、後半側のワードは遅
延回路２６を介して送られるため、並直列変換回
路２７の出力は元の時系列順序にもどる。時系列
順序にもどされた信号はＤ／Ａ変換器１０により
アナログ信号にもどり出力される。
ここで、先に述べたように、伝送中に発生した
誤りが、デスクランブラ９により連続した誤りに
伝播した場合を考える。デスクランブラ９の入出
力ワードは、ワードデイレー回路１８により、…
０、１−2N、２、３−2N、４、５−2N、６、
…の順序に並んでいる。従つて、遅延量Ｎを２以
上にとれば、時系列順に連続したサンプルが隣接
することはない。（例として、Ｎ＝２の時……０、
−３、２、−14、１、６……）デスクランブラ９
により誤りが伝播しても、その長さがシフトレジ
スタ１７の長さで有限である限り、遅延量Ｎを選
ぶことにより、連続した符号誤りを時系列的に連
続しないサンプルに分散することができる。
誤りが、デスクランブラ９により連続した誤りに
伝播した場合を考える。デスクランブラ９の入出
力ワードは、ワードデイレー回路１８により、…
０、１−2N、２、３−2N、４、５−2N、６、
…の順序に並んでいる。従つて、遅延量Ｎを２以
上にとれば、時系列順に連続したサンプルが隣接
することはない。（例として、Ｎ＝２の時……０、
−３、２、−14、１、６……）デスクランブラ９
により誤りが伝播しても、その長さがシフトレジ
スタ１７の長さで有限である限り、遅延量Ｎを選
ぶことにより、連続した符号誤りを時系列的に連
続しないサンプルに分散することができる。
従つて、誤り伝播により数ワードが誤りとなつ
ても、時系列順にもどすと、少くとも誤つたワー
ドの前後には誤りのないワードを出力することが
できる。この誤りワードに対して平均値補間によ
る補正を行なえば、アナログ再生出力に発生する
歪を極小にすることができる。
ても、時系列順にもどすと、少くとも誤つたワー
ドの前後には誤りのないワードを出力することが
できる。この誤りワードに対して平均値補間によ
る補正を行なえば、アナログ再生出力に発生する
歪を極小にすることができる。
本発明によれば、伝送路で発生した誤りが伝播
して連続誤りを生じても、これを時系列的には分
散させることができるので、アナログ再生出力の
歪を低減するのに大きな効果がある。
して連続誤りを生じても、これを時系列的には分
散させることができるので、アナログ再生出力の
歪を低減するのに大きな効果がある。
第１図は従来のデイジタル秘話通信装置の一例
を示すブロツク図、第２図はスクランブラおよび
デスクランブラの一例を示す図、第３図は本発明
の一実施例を示すブロツク図、第４図は本発明に
係るワードデイレー回路の一具体例を示す図であ
る。 １８，２１……ワードデイレー回路、１９……
マルチプレクサ、２０……デマルチプレクサ、２
２，２５……直並列変換回路、２３，２６……遅
延回路、２４，２７……並直列変換回路。
を示すブロツク図、第２図はスクランブラおよび
デスクランブラの一例を示す図、第３図は本発明
の一実施例を示すブロツク図、第４図は本発明に
係るワードデイレー回路の一具体例を示す図であ
る。 １８，２１……ワードデイレー回路、１９……
マルチプレクサ、２０……デマルチプレクサ、２
２，２５……直並列変換回路、２３，２６……遅
延回路、２４，２７……並直列変換回路。
Claims (1)
- １ デイジタル化した単一又は複数チヤネルのス
テレオ又はモノラル音響信号を送受信するデイジ
タル信号処理装置において、各チヤネル各々１サ
ンプルずつのステレオ又はモノラル音響信号によ
り信号フレームを構成し、送信側においては該信
号をチヤネル毎に独立してスクランブラを通して
送信し、受信側ではチヤネル毎にデスクランブラ
を通して該原信号を再生することにより秘話化
し、かつ時系列信号ワードを交互に、すなわち、
連続した信号フレームの信号ワードを１フレーム
分おきに偶数フレーム分遅延させる第１の遅延手
段および該第１の遅延手段で遅延させた信号フレ
ームの信号ワード以外の信号フレームの信号ワー
ドを、該第１の遅延手段と同一遅延量だけ遅延さ
せる第２の遅延手段を１組具備し、該１組の遅延
手段をそれぞれ該スクランブラの前と該デイスク
ランブラの後に配したことを特徴とするデイジタ
ル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10840582A JPS59245A (ja) | 1982-06-25 | 1982-06-25 | デイジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10840582A JPS59245A (ja) | 1982-06-25 | 1982-06-25 | デイジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59245A JPS59245A (ja) | 1984-01-05 |
| JPH0378015B2 true JPH0378015B2 (ja) | 1991-12-12 |
Family
ID=14483915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10840582A Granted JPS59245A (ja) | 1982-06-25 | 1982-06-25 | デイジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59245A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809212A (en) * | 1985-06-19 | 1989-02-28 | Advanced Micro Devices, Inc. | High throughput extended-precision multiplier |
| US4809211A (en) * | 1986-09-25 | 1989-02-28 | Texas Instruments Incorporated | High speed parallel binary multiplier |
| JPH02121153U (ja) * | 1989-03-16 | 1990-10-01 |
-
1982
- 1982-06-25 JP JP10840582A patent/JPS59245A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59245A (ja) | 1984-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4221931A (en) | Time division multiplied speech scrambler | |
| JP3115832B2 (ja) | 無線通信のための暗号システム | |
| JPH05500298A (ja) | 暗号化装置 | |
| JP2009116348A (ja) | データの非相関化方法 | |
| US5629983A (en) | Parallel transmission through plurality of optical fibers | |
| US4807290A (en) | Self-synchronizing scrambler | |
| JPS59107658A (ja) | 秘話送受信装置 | |
| JPH0378015B2 (ja) | ||
| JPH10164028A (ja) | データ通信方法 | |
| US7609968B2 (en) | Secure analog communication system using time and wavelength scrambling | |
| EP0845779B1 (en) | Storage and transmission of one-bit data | |
| JPS58218253A (ja) | デイジタル信号処理装置 | |
| KR0157666B1 (ko) | 음성스크램블시스템 및 그 음성스크램블장치와 음성디스크램블장치 | |
| JPH0385835A (ja) | 巡回符号理論を用いた暗号化方式 | |
| JP2004320580A (ja) | 符号化方法および符号化装置ならびに符号化通信システム | |
| JPH048029A (ja) | 暗号化符号化装置 | |
| JP2001292432A (ja) | 限定受信制御方式 | |
| KR100198951B1 (ko) | 다중 블록 암호 알고리즘을 이용한 암호화 장치 및 방법 | |
| JP3642246B2 (ja) | 鍵情報生成方法、鍵情報生成装置、コンテンツ情報暗号化方法、コンテンツ情報暗号化装置、コンテンツ情報復号化方法、コンテンツ情報復号化装置、コンテンツ情報記録媒体、コンテンツ情報伝送方法 | |
| JPH1155245A (ja) | 暗号化方法 | |
| JPS625746A (ja) | 暗号同期情報伝送方式 | |
| JPH04192736A (ja) | 暗号化装置 | |
| KR0170964B1 (ko) | 케이블 텔레비젼의 피엔키 암호화 방법 | |
| KR970004839A (ko) | 케이블 텔레비젼의 피엔(pn)키 암호화 및 복호화 방법 | |
| JPH06303610A (ja) | デスクランブル受信装置 |