JPH05500298A - 暗号化装置 - Google Patents
暗号化装置Info
- Publication number
- JPH05500298A JPH05500298A JP3508985A JP50898591A JPH05500298A JP H05500298 A JPH05500298 A JP H05500298A JP 3508985 A JP3508985 A JP 3508985A JP 50898591 A JP50898591 A JP 50898591A JP H05500298 A JPH05500298 A JP H05500298A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- shift register
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims 19
- 238000003786 synthesis reaction Methods 0.000 claims 19
- 230000002194 synthesizing effect Effects 0.000 claims 4
- 239000000284 extract Substances 0.000 claims 1
- 238000004321 preservation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003607 modifier Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
- Error Detection And Correction (AREA)
- Slot Machines And Peripheral Devices (AREA)
- Absorbent Articles And Supports Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
暗号化装置
発明の分野
本発明は、一般にデータの暗号化に関する。
一般に、企業は無線通信および電話通信を用いてデータを送信する。このデータ
は企業の業務に関する場合があり、機密にしなければならない。このように送信
されるデータは通信当事者の競合企業に受信され、その競合企業にとって利益に
なるようにおよび/または通信当事者にとって損害となるように利用されること
がありうる。
この問題の1つの解決策として、送信する前にデータを暗号化し、受信後にその
データを解読する方法がある。通常、この暗号化はキーとデータを処理する多項
式とを用いて暗号化回路で行なわれる。暗号化回路の一例を第1図に示す。暗号
化すべきデータは、シフト・レジスタを介して順次クロックされる。特定のシフ
ト・レジスタ出力はフィードバックされ、前段の出力と排他的論理和(XOR)
がとられる。多項式が判定され、その段階はフィードバックされる。キーは、シ
フト・レジスタの初期状態を決定する。
この回路の出力は、原データを表す暗号化データであるが、原データについて指
示を与えない。暗号化データが受信されると、同じ回路とデータを暗号化するた
めに用いられた同一キーおよび多項式とを用いて解読される。
理想的には、当事者のみが、データを暗号化するために用いるキーと多項式とを
有し、データを解読できることが望ましい。しかし、多項式は変化しないので、
そのコードを不正解読する知識と設備を有する競合当事者にはそれを解読する十
分な時間がある。別の問題として、フィードバック路を変えることにより多項式
を変更した場合、シフト・レジスタ内のデータを旧暗号を用いてシフト・アウト
してからでないと新たな暗号化を開始することができないことが挙げられる。ま
た、暗号化すべきデータを順次シフトすることにより、データを回路に入力する
時間と暗号化データとして出力される時間との間に遅延が生じる。そのため、プ
ログラム可能なキーと多項式とを用いて、当事者以外にとって暗号解読を困難に
する、実質的に遅延のない暗号化回路が必要になる。
発明の概要
本発明は、実質的にゼロ遅延の暗号/解読機能を提供する。この装置は、2つの
メモリ装置、論理積装置、シフト・レジスタおよび排他的論理和装置によって構
成される。第1メモリ装置の各出力は、シフト・レジスタの入力に結合される。
第2メモリ装置の各出力は各論理積装置の入力に結合され、論理積回路の出力は
シフト・レジスタの入力に結合される。シフト・レジスタの最終段の出力は、各
論理積装置の入力に結合される。シフト・レジスタの前段の出力は排他的論理和
装置の入力に結合され、この排他的論理和装置の他方の入力は論理和装置の出力
に結合される。各排他的論理和装置の出力は、シフト・レジスタの次段の入力に
結合される。シフト・レジスタの最初の8段の各出力は、排他的論理和装置の各
入力に結合される。暗号化装置の入力の各ビットは、排他的論理和装置の入力に
結合される。
キーは第1メモリ装置にロードされ、多項式は第2メモリ装置にロードされる。
入力データをどのようにして暗号化するかを決定するために用いられるキーと多
項式とは、送信される暗号化データの受信側に知らされている。このキーはシフ
ト・レジスタにロードされ、各ビットが排他的論理和装置によってシフト・レジ
スタの次段にシフトされる。シフト・レジスタの最後の8段の出力は、入力デー
タと排他的論理和がとられる。これら排他的論理和装置の出力が暗号化データと
なる。
図面の簡単な説明
第1図は、データ暗号化のための従来技術のブロック図である。
第2図は、本発明のブロック図である。
第3図は、典型的なシステム用途に用いられる本発明のブロック図である。
第4A図は、システム用途で用いられる多項式のメモリ。
マツプである。
第4B図は、システム用途で用いられるキーのメモリ・マツプである。
第5図は、暗号化情報フォーマットである。
第6図は、本発明の別の実施例を示す。
好適な実施例の詳細な説明
本発明の暗号化回路は、実質的にゼロ遅延で音声およびデータを暗号化し解読す
ることができる。これは、従来技術のようにシフト・レジスタを介して暗号/解
読すべき入力データをシフトしないことによって実現される。回路における唯一
の遅延は、排他的論理和(XOR)ゲート(105)に伴う遅延である。また、
本発明は、新たな値をそれぞれのレジスタにロードすることにより、キーと多項
式とを簡単に変更できる。
好適な実施例では、暗号化/解読回路は、2つのレジスタ、すなわちキー用のレ
ジスタ(l Ol)と多項式用のレジスタ(102)とを有する。前もって定め
られたキーと多項式とは、データを暗号化するかどうか、およびデータをどのよ
うにして暗号化するかを決定する。キーと多項式とが共にゼロの場合、暗号器/
解読器は暗号/解読を行なわずにデータを送出する。キーと多項式のいずれかが
ノン・ゼロ値である場合、回路は異なる値に対して異なる暗号/解読を行なう。
キー・レジスタ(101)の各出力ビットは、並列ローディング・シフト・レジ
スタ(l O4)の入力に接続される。シフト・レジスタ(104)は、キー内
のビット数と同じ長さでなければならない。好適な実施例では、キーおよび多項
式は、32ビツト長である。別の実施例では、異なる長さのキーおよび多項式で
もよく、その場合も適正に動作する。
多項式レジスタ(102)の各出力ビットは、3人力の論理積ゲート(103)
の入力に接続される。各論理積ゲート(103)の第2人力は、ディセーブル(
disable)ラインに接続され、このディセーブル・ラインはキー・レジス
タのクリア入力に接続される。このディセーブルはキー・レジスタ(101)を
クリアし、多項式をディセーブルにして、入力データが暗号/解読なしに暗号器
回路を通って送信できるようにする。各論理積ゲー) (103)の第3人力は
、シフト・レジスタ(104)の最終段の出力に接続される。
シフト・レジスタ(104)の各出カビノドは、対応する論理積ゲート (10
3)の出力と排他的論理和がとられる。排他的論理和ゲートの出力は、シフト・
レジスタ(104)の次段のシフト・イン入力である。好適な実施例では、シフ
ト・レジスタ(104)の最後の8段の出力は、暗号/解読するべき入力データ
と排他的論理和がとられる。
別の実施例では、シフト・レジスタの任意の8段を排他的論理和ゲートへの入力
として用いることができる。これらの排他的論理和ゲート(105)の出力は、
暗号/解読データである。
データの暗号/解読を開始するためには、キー・レジスタにロードする値を定義
しなければならない。この値は、前もって定義されたキー値でも、修正子と共に
排他的論理和演算によって修正された前もって定義されたキーでもよい。修正子
は、暗号化回路に入るデータ列内で暗号化されるデータの位置またはフレーム番
号でもよい。キー値、修正子および多項式は、送信装置と受信装置の両方に知ら
されており、当事者以外のレシーバがこれらの値を受信することを防いでいる。
この回路は、まずキー・レジスタ(1,01)にキーまたはその修正された値を
ロードし、多項式レジスタ(1o 2)にその値をロードすることにより動作す
る。次に、データを暗号化する前にキー・レジスタの内容がシフト・レジスタ(
104)にロードされる。
多項式は、どの時点でシフト・レジスタ(104)のある段の出力をシフト・レ
ジスタ(104)の最終段の出力と排他的論理和をとるがを決定する。任意の多
項式ビット位置におけるバイナリ「1」は、このレジスタ・ビットを、論理積ゲ
ート(103)を介してフィードバックされた最終段(104)の出力と排他的
論理和をとることを可能にする。この排他的論理和演算の出力は、次のクロック
・サイクルにおいてシフト・レジスタ(104)の次段にシフト入力される。入
力データの各バイトが暗号化され、出方された後、シフト・レジスタはクロック
され、その内容を1ビツトだけシフト・ダウンし、入力データの次のバイトを暗
号/解読する。
好適な実施例では、シフト・レジスタは一度に1ビツトだけシフトされる。別の
実施例では、シフト・レジスタは一度に1バイトだけシフトすることができる。
また別の実施例では、シフト・レジスタをクロックするレートはプログラム可能
でもよい。
第3図は、典型的な通信ネットワークにおける本発明の詳細な説明し、ここでデ
ータおよび/またはデジタル化音声は、第1装置(300)と第2装置(320
)との間で時分割多重方式(TDM)フレームにおいて送出される。
メモリ(305)は、暗号化に用いられるキーと多項式とを格納する。パケット
・スイッチは、パケット・スイッチ・バス(301)を介して暗号化データを無
線インタフェース(303)、電話インタフェース(304)またはバス(30
1)上の他のインタフェースに送出する。これらのインタフェースは、同様なイ
ンタフェース(303,304)を有する受信装置(320)にデータを送出す
る。受信装置(320)は、着信データを解読するため同一の暗号化装置を有す
る。
第4A図および第4B図は、このようなシステムの多項式(第4A図)およびキ
ー(第4B図)の可能なメモリ・マツプを示す。キーおよび多項式のメモリ・ア
ドレス(305)は、第5図に示される暗号化情報ワードによって受信装置に送
られる。暗号化情報ワード内のキー・アドレス(501)および多項式アドレス
(502)は、データを暗号化するために用いる予定のキーおよび多項式のメモ
リ(305)マンブ内のロケーションを示す。これにより、同一ロケーションに
保存された同一キーと多項式とから成る同一メモリ・マツプを有する受信装置は
データをどのように解読するかを知ることができる。フレーム番号X0R(50
3)は、キーの最下位ビットがTDMフレーム番号と排他的論理和をとるべきが
どうかを受信装置に知らせる。
フレーム番号は、2つの装置(300,320)間で同期がとられる。好適な実
施例では、「1」は排他的論理和をとるべきであることを示し、「0」はキーを
そのまま変更せずに用いるべきであることを示す。
第3図に示されるネットワークの信号帯域幅が第1装置(300)から第2装置
(320)への情報転送用に割り当てられている場合、キー/多項式アドレス情
報は帯域幅割当情報内で制御装置によって送出される。帯域幅は必要に応じて再
割当が行なわれるので、キーおよび多項式はランダムに変更される。装置(32
0,300)が情報を転送している場合、帯域幅割当メツセージ内のアドレスに
よって指定されたキーおよび多項式が用いられる。これにより、各情報転送で必
要に応じて異なるキー/多項式の組み合わせを用いることが可能になる。他の実
施例では、第1装置(300)から第2装置(320)あるいは第2装置から第
1装置に暗号化制御メツセージをランダムに送出することにより、キーおよび多
項式は変更できる。
本発明の別の実施例を第6図に示す。この実施例は2つの多項式、すなわち乗算
多項式および除算多項式を用いる。
好適な実施例について説明してきた上記の手順は、この別の実施例にも適用され
るが、ただし第2多項式は第2多項式レジスタにロードしなければならない。第
2多項式の出力は、ディセーブル信号と、シフト・レジスタの第1段への入力と
論理積がとられる。論理積ゲートの出力は、好適な実施例の場合と同様に、第1
多項式とシフト・レジスタの出力と排他的論理和がとられる。第2多項式を加え
ることにより、当事者以外のレシーバは2つの絶えず変化する多項式を解読しな
ければならないので、機密性が強化され絶えず変化するキーとプログラム可能な
多項式とを用いることにより、システムの機密性が向上する。当事者以外の受信
者が多項式を解読する頃には、データを暗号化するために新しいキーと多項式と
が用いられている。当事者以外のレシーバは、常に暗号化回路よりも一歩遅れる
ことになり、データおよび/デジタル化音声の解読は非常に困難になる。
本発明の実質的なゼロ遅延は、従来技術の場合の暗号器への入力と暗号器からの
出力との間にあったタイム・ギャップを防止している。本発明の別の利点は、現
在暗号化されているデータがシフト・レジスタからシフト・アウトされるのを待
たずに、任意の時点でキーと多項式とを変更できることである。これにより、キ
ーと多項式とを変更できる頻度を高くし、システムの機密性を向上することが可
能になる。
口
要約書
実質的なゼロ遅延動作を行なう暗号化回路が提供される。
プログラム可能なキーと多項式とを用いて、暗号化アルゴリズムを絶えず変更し
て、当事者以外の受信者がデータを解読することを阻止することができる。キー
(101)および多項式(102)はレジスタにロードされる。次に、キーはシ
フト・レジスタにロードされ、プログラム可能なレートで排他的論理和ゲート
(106)を介してシフトされる。排他的論理和ゲートの他方の入力は、ディセ
ーブル信号と、多項式レジスタ(l O2)と、シフト・レジスタの最終段との
論理積(103)の結果である。シフト・レジスタ出力の8ビツトは、暗号化す
べき入力データと排他的論理和がとられる。これらの排他的論理和ゲート(10
5)の出力は暗号化データとなる。
国際調査報告
Claims (13)
- 1.信号源からの入力信号を暗号・解読し、前もって選択されたキー信号と前も って選択された多項式信号とを用いて暗号出力信号または解読出力信号を発生す る装置であって: a)少なくとも1つの出力を有する、前もって選択されたキー信号を保存する第 1保存手段; b)各段が1つの出力と、第1保存手段の1つの出力に結合されたロード入力と を有する少なくとも1つの段から成るシフト・レジスタ手段; c)少なくとも1つの出力を有する、前もって選択された多項式信号を保存する 第2保存手段;d)第2保存手段の少なくとも1つの出力と、シフト・レジスタ 手段の少なくとも1つの出力とを論理的に合成し、シフト・レジスタ手段の少な くとも1つの段の入力に結合された少なくとも1つの出力を有する第1論理合成 手段;および e)シフト・レジスタ手段の少なくとも1つの出力と、入力信号とを論理的に合 成する第2論理合成手段であって、該第2論理合成手段の出力が暗号または解読 出力信号である第2論理合成手段; によって構成されることを特徴とする装置。
- 2.第1論理合成手段が、少なくとも1つの論理積ゲートである請求項1記載の 装置。
- 3.第2論理合成手段が、少なくとも1つの排他的論理和ゲートである請求項1 記載の装置。
- 4.シフト・レジスタ手段の最終段の出力が、第1論理合成手段の入力に結合さ れる請求項1記載の装置。
- 5.第1論理合成手段の入力と、第1保存手段の入力とに結合されたディセーブ ル手段から成る請求項1記載の装置。
- 6.シフト・レジスタ手段の少なくとも1つの段が複数の排他的論理和ゲートの 第1入力に結合され、第1論理合成手段の少なくとも1つの出力が複数の排他的 論理和ゲートの第2入力に結合され、排他的論理和ゲートの出力がシフト・レジ スタ手段の少なくとも1つの段に結合される請求項1記載の装置。
- 7.信号源からの入力信号を暗号・解読し、前もって選択されたキー信号と、前 もって選択された除算多項式信号と前もって選択された乗算多項式信号とを用い て暗号出力信号または解読出力信号を発生する装置であって;a)少なくとも1 つの出力を有する、前もって選択されたキー信号を保存する第1保存手段; b)各段が1つの出力と、1つのシフト入力と、第1保存手段の1つの出力に結 合された1つのロード入力とを有する少なくとも1つの段から成るシフト・レジ スタ手段;c)少なくとも1つの出力を有する、前もって選択された除算多項式 信号を保存する第2保存手段;d)第2保存手段の少なくとも1つの出力と、シ フト・レジスタ手段の少なくとも1つの出力とを論理的に合成し、シフト・レジ スタ手段の少なくとも1つの段のシフト入力に結合された少なくとも1つの出力 を有する第1論理合成手段; e)少なくとも1つの出力を有する、前もって選択された乗算多項式信号を保存 する第3保存手段;f)第1論理合成手段の少なくとも1つの出力の1つの出力 と、第3保存手段の少なくとも1つの出力とを論理的に合成する第2論理合成手 段;および g)シフト・レジスタ手段の少なくとも1つの出力と、入力信号とを論理的に合 成する第3論理合成手段であって、該第3論理合成手段の出力が暗号または解読 出力信号である第3論理合成手段; によって構成されることを特徴とする装置。
- 8.第1および第2論理合成手段が、論理積ゲートである請求項7記載の装置。
- 9.第3論理合成手段が、排他的論理和ゲートである請求項7記載の装置。
- 10.シフト・レジスタ手段の最終段の出力が第1論理合成手段の入力に結合さ れる請求項7記載の装置。
- 11.第2論理合成手段の入力に結合される,シフト・レジスタ手段の少なくと も1つの段の第1段への入力から成る請求項7記載の装置。
- 12.第1論理合成手段の入力と、第2論理合成手段の入力と、第1保存手段の 入力とに結合されるディセーブル手段から成る請求項7記載の装置。
- 13.a)前もって選択されたキーと、前もって選択された多項式と、暗号化信 号とから成る信号を信号源から受信する手段; b)前もって選択されたキーと、前もって選択された多項式と、暗号化信号とか ら成る信号を送信する手段;および c)プロセッサ,メモリおよび暗号化装置から成るバケット・スイッチによって 構成される通信ネットワークであって、該暗号化装置が: 少なくとも1つの出力を有する、前もって選択されたキー信号を保存する第1保 存手段と;各段が出力と、第1保存手段の出力に結合された入力とを有する少な くとも1つの段から成るシフト・レジスタ手段と; 少なくとも1つの出力を有する、前もって選択された多項式を保存する第2保存 手段と; 第2保存手段の少なくとも1つの出力と、シフト・レジスタ手段の少なくとも1 つの出力とを論理的に合成し、シフト・レジスタ手段の少なくとも1つの段に結 合される少なくとも1つの出力を有する第1論理合成手段と;シフト・レジスタ 手段の少なくとも1つの出力と暗号化信号とを論理的に合成し、その出力が解読 出力信号である第2論理合成手段とを具備してなる暗号化装置;によって構成さ れることを特徴とする通信ネットワーク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/490,900 US5008938A (en) | 1990-03-09 | 1990-03-09 | Encryption apparatus |
US490,900 | 1990-03-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05500298A true JPH05500298A (ja) | 1993-01-21 |
Family
ID=23949966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3508985A Pending JPH05500298A (ja) | 1990-03-09 | 1991-02-25 | 暗号化装置 |
Country Status (12)
Country | Link |
---|---|
US (1) | US5008938A (ja) |
EP (1) | EP0471839B1 (ja) |
JP (1) | JPH05500298A (ja) |
KR (1) | KR950010705B1 (ja) |
AU (1) | AU7859991A (ja) |
BR (1) | BR9104906A (ja) |
CA (1) | CA2055502C (ja) |
CS (1) | CS58191A3 (ja) |
DE (1) | DE69119844T2 (ja) |
IL (1) | IL97286A0 (ja) |
MX (1) | MX169671B (ja) |
WO (1) | WO1991014322A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823331A (ja) * | 1994-07-07 | 1996-01-23 | Murata Mach Ltd | 暗号化通信方法及び装置 |
JP2002543667A (ja) * | 1999-04-26 | 2002-12-17 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 効果的なキー長制御方法及び装置 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0484862B1 (en) * | 1990-11-05 | 1997-04-16 | Nippon Telegraph And Telephone Corporation | Secure communication equipment and secure transmission system |
US5146498A (en) * | 1991-01-10 | 1992-09-08 | Motorola, Inc. | Remote key manipulations for over-the-air re-keying |
US5210770A (en) * | 1991-09-27 | 1993-05-11 | Lockheed Missiles & Space Company, Inc. | Multiple-signal spread-spectrum transceiver |
DE4202682A1 (de) * | 1992-01-31 | 1993-08-05 | Sel Alcatel Ag | Paralleler additiver scrambler und descrambler |
US5199072A (en) * | 1992-02-03 | 1993-03-30 | Motorola, Inc. | Method and apparatus for restricting access within a wireless local area network |
US5220606A (en) * | 1992-02-10 | 1993-06-15 | Harold Greenberg | Cryptographic system and method |
JP3180836B2 (ja) * | 1992-05-21 | 2001-06-25 | 日本電気株式会社 | 暗号通信装置 |
US5412721A (en) * | 1993-03-26 | 1995-05-02 | Motorola, Inc. | Method for loading and utilizing a key in a secure transmission device |
ES2078178B1 (es) * | 1993-12-31 | 1998-02-01 | Alcatel Standard Electrica | Dispositivo de cifrado de datos. |
US5513263A (en) * | 1994-11-30 | 1996-04-30 | Motorola, Inc. | Method for establishing classes within a communication network |
US5844989A (en) * | 1995-06-05 | 1998-12-01 | Matsushita Electric Industrial Co., Ltd. | Data scrambling method, data scrambling apparatus, data descrambling method, and data descrambling apparatus |
US5859912A (en) * | 1996-03-22 | 1999-01-12 | General Electric Company | Digital information privacy system |
EP0805575A3 (en) * | 1996-05-03 | 2002-03-06 | Texas Instruments Deutschland Gmbh | Transponder |
EP0929040A3 (en) * | 1997-12-25 | 2007-06-27 | Nippon Telegraph and Telephone Corporation | Microprocessor with data randomizing |
FI107669B (fi) * | 1998-02-13 | 2001-09-14 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely tiedonsiirron salaamiseksi |
US6707914B1 (en) | 1999-11-29 | 2004-03-16 | Cisco Technology, Inc. | System and method for encrypting information within a communications network |
KR100427168B1 (ko) * | 2002-05-24 | 2004-04-14 | 뮤텔테크놀러지 주식회사 | 근거리 송수신기의 암호화 키 계산방법 |
US7257225B2 (en) * | 2003-12-29 | 2007-08-14 | American Express Travel Related Services Company, Inc. | System and method for high speed reversible data encryption |
US20050244000A1 (en) * | 2004-04-28 | 2005-11-03 | Coleman Ryon K | Fast-key generator for encryption, authentication or security |
JP2006191508A (ja) * | 2005-01-07 | 2006-07-20 | N-Crypt Inc | 通信システム、通信方法 |
US20060153382A1 (en) * | 2005-01-12 | 2006-07-13 | Sony Computer Entertainment America Inc. | Extremely fast data encryption, decryption and secure hash scheme |
JP2006253745A (ja) * | 2005-03-08 | 2006-09-21 | N-Crypt Inc | データ処理装置、データ処理システム、及びデータ処理方法 |
KR20080013130A (ko) * | 2006-08-07 | 2008-02-13 | 삼성전자주식회사 | 표시 장치의 구동 장치 및 구동 방법 |
US10476661B2 (en) * | 2016-06-27 | 2019-11-12 | Fujitsu Limited | Polynomial-based homomorphic encryption |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61141231A (ja) * | 1984-12-13 | 1986-06-28 | Sony Corp | 送信方式 |
JPH0250512A (ja) * | 1988-08-10 | 1990-02-20 | Clarion Co Ltd | 疑似ランダム雑音符号発生装置 |
JPH03173238A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | データスクランブル装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60186148A (ja) * | 1984-03-05 | 1985-09-21 | Fujitsu Ltd | スクランブラ・デスクランブラ回路 |
US4598170A (en) * | 1984-05-17 | 1986-07-01 | Motorola, Inc. | Secure microprocessor |
US4694492A (en) * | 1984-11-09 | 1987-09-15 | Pirmasafe, Inc. | Computer communications security control system |
FR2582174B1 (fr) * | 1985-05-15 | 1990-03-09 | Thomson Csf | Dispositif de chiffrement par substitutions-permutations |
US4899383A (en) * | 1987-09-08 | 1990-02-06 | Westinghouse Electric Corp. | Apparatus and method for secure digital communication |
US4860353A (en) * | 1988-05-17 | 1989-08-22 | General Instrument Corporation | Dynamic feedback arrangement scrambling technique keystream generator |
-
1990
- 1990-03-09 US US07/490,900 patent/US5008938A/en not_active Expired - Lifetime
-
1991
- 1991-02-20 IL IL97286A patent/IL97286A0/xx unknown
- 1991-02-25 AU AU78599/91A patent/AU7859991A/en not_active Abandoned
- 1991-02-25 EP EP91909601A patent/EP0471839B1/en not_active Expired - Lifetime
- 1991-02-25 DE DE69119844T patent/DE69119844T2/de not_active Expired - Fee Related
- 1991-02-25 WO PCT/US1991/001187 patent/WO1991014322A1/en active IP Right Grant
- 1991-02-25 JP JP3508985A patent/JPH05500298A/ja active Pending
- 1991-02-25 KR KR1019910701569A patent/KR950010705B1/ko not_active IP Right Cessation
- 1991-02-25 BR BR919104906A patent/BR9104906A/pt not_active IP Right Cessation
- 1991-02-25 CA CA002055502A patent/CA2055502C/en not_active Expired - Lifetime
- 1991-03-05 MX MX024789A patent/MX169671B/es unknown
- 1991-03-06 CS CS91581A patent/CS58191A3/cs unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61141231A (ja) * | 1984-12-13 | 1986-06-28 | Sony Corp | 送信方式 |
JPH0250512A (ja) * | 1988-08-10 | 1990-02-20 | Clarion Co Ltd | 疑似ランダム雑音符号発生装置 |
JPH03173238A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | データスクランブル装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823331A (ja) * | 1994-07-07 | 1996-01-23 | Murata Mach Ltd | 暗号化通信方法及び装置 |
JP2002543667A (ja) * | 1999-04-26 | 2002-12-17 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 効果的なキー長制御方法及び装置 |
JP4668428B2 (ja) * | 1999-04-26 | 2011-04-13 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 効果的なキー長制御方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
KR920702121A (ko) | 1992-08-12 |
US5008938A (en) | 1991-04-16 |
BR9104906A (pt) | 1992-04-14 |
EP0471839A4 (en) | 1993-03-31 |
IL97286A0 (en) | 1992-08-18 |
CS58191A3 (en) | 1992-02-19 |
EP0471839A1 (en) | 1992-02-26 |
WO1991014322A1 (en) | 1991-09-19 |
DE69119844D1 (de) | 1996-07-04 |
AU7859991A (en) | 1991-10-10 |
CA2055502C (en) | 1995-10-03 |
KR950010705B1 (ko) | 1995-09-21 |
EP0471839B1 (en) | 1996-05-29 |
MX169671B (es) | 1993-07-16 |
DE69119844T2 (de) | 1996-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05500298A (ja) | 暗号化装置 | |
US7200232B2 (en) | Method and apparatus for symmetric-key decryption | |
JP3901909B2 (ja) | 暗号化装置およびプログラムを記録した記録媒体 | |
US6504930B2 (en) | Encryption and decryption method and apparatus using a work key which is generated by executing a decryption algorithm | |
US5483598A (en) | Message encryption using a hash function | |
AU683325B2 (en) | System and apparatus for blockwise encryption/decryption of data | |
US8259934B2 (en) | Methods and devices for a chained encryption mode | |
US5195136A (en) | Method and apparatus for data encryption or decryption | |
WO1996002992A1 (fr) | Procede d'emission de signaux et systeme de communication | |
JP2001251287A (ja) | ハードウエア保護内部秘匿鍵及び可変パスコードを利用する機密データ伝送方法 | |
US7894608B2 (en) | Secure approach to send data from one system to another | |
WO2004086672A1 (ja) | 暗号化および復号のための装置、方法、プログラム並びに記録媒体 | |
JPH04297157A (ja) | データ暗号装置 | |
US7583800B2 (en) | Encryption apparatus and method in a wireless communications system | |
JPH04335730A (ja) | 暗号送信装置、暗号受信装置、暗号通信システム | |
JPH0777933A (ja) | ネットワークデータ暗号化装置 | |
US20230299940A1 (en) | Single stream one time pad with encryption with expanded entropy | |
JP2001285281A (ja) | 暗号方式 | |
JPH09233065A (ja) | 暗号化装置及び暗号化方法 | |
JPH0918468A (ja) | 暗号通信装置及び暗号化装置 | |
KR100266629B1 (ko) | 스트림 엔사이퍼 및 디사이퍼 장치 | |
JPS62178086A (ja) | 暗号化装置 | |
Devi et al. | A Research: Image Encryption Using Chaotic and Logistic Map and Pixel Hobbling | |
JP2005027358A (ja) | 共通鍵暗号方法及び装置 | |
JPS63308432A (ja) | 系列生成方法 |