JPS62178086A - 暗号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はテレビ会議等に用いられる音声φ映像信号等
の伝送装置における暗号化装置に関するものである。

〔従来の技術〕

第５図は例えば”ネットワークセキュリティ”日経マグ
ロウヒル社に示された従来の暗号化回路でめるＤＫＳ　
（データ暗号化規格）の論理構造を示す図であり９図に
おいて、（１）は６４ビツト長の入力レジスタ、（２）
は６４ビツトの入力（１）を３２ビツトＸ２に分割して
初期転字を行５転字回路、（３Ｊは初期転字されたデー
タを記憶する３２ビツト長のレジスタＬ３２．　＋４１
はレジスタＩ＋３２（３）及び１３２（６）の割当てが
衡突しないように設けられた中間レジスタＴｅｍｐ３２
．１５１はモジュロ２の加算を行う排他的論理和器、（
６）は３２ビツト長のレジスタＲ３２，（７１はＲ３２
（６１の出力を３２ビット単位に初期転字工Ｐ（２）の
逆変換を行い、６４ビツトの暗号化出力を作成する初期
転字逆変換回路工Ｐ　、　（８１は６４ビツト長の出力
レジスタ、（９）はレジスタＲ３２（６１の出力に対し
て拡大型転字を行う拡大型転字回路Ｅ、α１はモジュロ
２の加算を行う排他的論理和回路、αυは排他的論理和
回路α１の出力に対して換字を行う６ビツト入力４ビツ
ト出力×８単位で構成されたＳボックス（サブステイテ
ユーションボックス）。

αりはＳホックスミυの出力を転字する転字回路Ｐ。

α漕は５８ビツトのデータ＋８ピツトのパリティからな
る６４ビツトの暗号キーを入力するレジスタ。

ａ４は暗号キー０中８ビツトを除いたデータ５８ビツト
を８ビット単位に縮約型転字を行う縮約型転字回路Ｐ０
１．α９は縮約型転字回路ｐＨの出力５６ビツトを２つ
の２８ビツトのフィールドに分割し。

その１つを記憶するレジスタ０２８．αｅはレジスタ０
２８α９と１対を成すシフトレジスタＤ２８．０ηは拡
大型転字回路ｌ　（９１の出力との組み合わせを必要と
する４８ビツトの出力を得るため、レジスタ０２８α５
．　Ｄ２８αｅの出力を組み合わせ、縮約型転字を行う
縮約型転字回路ｐｃ２である。

第６図は第５図に示されたＤｌｌ！Ｓの論理構造を算式
で示したもので、一般にはしご型ダイヤグラムと呼ばれ
ているものを示す図で、ｃ！ＩＩＩは第５図中入力レジ
スタ（１）に相当する入力部、　ＯＤは同様に初期転字
回路ＩＰ（２）に相当する初期転字部ｒｐ、磯は同様に
レジスタＲ３２（６１に相当する変数Ｒｊ（ｊ−０〜１
６）、ＣＢは同様にレジスタ１．３２＋３１に相当する
変数り、１（ｊ−０〜１６　）、　ｃＩ４はＤｉｓ　（
７）主ルーフヲ成ス変換規則を示す関数ｆ、＠は第５図
９初期転字逆変換回路工Ｆ　（７１に相当する初期転字
逆変換ＩＰ　。

（ハ）は同様に出力レジスタ（８）に相当する出力部、
＠は同様に縮約型転字回路ＰＯ２０７１の出力に相当す
る副キーでめ・る。

次に第５図に基づき動作について説明する。入力データ
を分割し、６４ビット単位に入力する入力レジスタｆｉ
＋より出力される入力データは３２ビツトのフィールド
に分割され、初期転学回路工Ｐ（２）により初期転字を
施される。その後、　　ＤＥＥ＋アルゴリズムの主ルー
プを成すレジスタＬ３２（３１，Ｒ３２ｆ６１に３２ビ
ット単位のフィールドに分割されて入力される。まず、
レジスタＲ３２（６１の出力３２ビツトが拡大型転字回
路Ｅ（９）に入力され、３２ビツト長の入力データの半
分について、転字出力が４８ビツト長になるよう繰シ返
し規則的な変換が行われる。４×８ビツトのそれぞれに
対しては、１番目、４番目、５番目、８番目のビットが
入力される。この転字においては、出力ビットの１番目
は入力ビットの３２番目に、出力ビットの２番目は入力
ビットの１番目に一致する。以下、同様である。残りの
出力はレジスタＲ３２（６）からレジスタＬ３２（３）
へ直接転送され、以下の変換則によってその内容が決定
される。拡大型転字回路Ｋ　（９１から４８ビツトの出
力が排他的論理和回路αｑＫ＃され、縮約型転字回路ｐ
ｃ２αηの出力である暗号キーによって各ビットがモジ
ュロ２の演算を施され、各ビットの選択と組み合わされ
る。排他的論理和回路α１の出力４８ビツトは、８個の
６ビツト入力、４ビツト出力のＳボックス群より構成さ
れるＳホックスミ１Ｊに８個の６ビツトセグメントに分
割され、各６ビツトが１つの８ボツクスへ入力される。

ｓｌからＳ８までのＳボックスはそれぞれ別個の換字表
に基づき換字処理を行った後、それぞれ４ビツトの換字
結果を出力する＠ＳＳボックス群より出力された８×４
ビツトの換字結果は転字回路ＰＨへ入力するために３２
ビツトのフィールドに集められる。転字回路Ｐα３では
前記３２ビツトのフィールドをビットを繰り返さず、移
動させずそのまま３２ビツトを出力させる＠この転字に
おいて、出力ビットの１番目は入力ビットの１６番目、
出力ピットの２番目は入力ビットの７番目に一致する。

以下同様である。ＤＦｉＥｌアルゴリズムの主ループを
完了するために、転字回路ＰＱ３からの出力３２ビツト
は排他的論理和回路（５）によってレジスタ′Ｌ３２（
３）の前の内容とモジュロ２の加算を施され、その出力
３２ビツトがレジスタＲ３２ｔ６）へ記憶される。

この演算の際、レジスタＬ３２１３１と１３２（６１０
割シ当てが衡突することを防ぐために、排他的論理和回
路（５）とレジスタＲ３２１６１との間に中間レジスタ
’ｌ’ＦｉＭＰ３２　（４１を設け、中間データを一時
記憶してタイミングの整合を取る。

以上で述べた主ループのサイクルは１６回繰シ返された
後、レジスタＲ３２（６１とＬ３２（３）の内容がＲ３
２（６）、　　Ｌ３２ｔ３１の順に６４ビツトのブロッ
クに組み合わされる。次に既に述べた初期転学回路ＩＰ
（２）と逆の処理を行う初期転学逆変換回路ＩＦ　（７
１により逆変換が施され、出力レジスタ（８）に記憶さ
れ。

６４ビット単位に暗号化出力が出力される。

一方、暗号キーは５６ビツトの内容と８ビツトのパリテ
ィビットから成る６４ビツトのデータとして、キーレジ
スタ０へ入力される。キーレジスタａ３に対する入力の
後、８ビツトに１ビツト付加されたパリティビットが除
かれた５６ビツトの内容のみが縮約型転字回路ＰＣＩＱ
４）へ入力される。縮約型転字の構造は、初期転字回路
ＩＰ（２）の構造と類似しており、同様の変換処理を行
う。ここではレジスタ０２８Ｑｊへの入力ビットの第１
番目は暗号キーの５１番目のビットに、シフトレジスタ
Ｄ２８σＵの入力ビツトの第１番目は暗号キーの６３番
目のビットに一致する。この操作から出力される５６ビ
ツトの出力は、２８ビツトの２つのフィールドに分割さ
れ、それぞれ、２８ビツト長のレジスタａ２８（Ｉｓ、
　　シフトレジスタＤ２８（１８へ入力される。

Ｄ２８０ｅは循環シフトレジスタであり、暗号化に対し
ては１６回のアルゴリズム主ループの実行に際して１ビ
ツト又は２ビツトの位置のいずれかによって左に循環す
る。次に０２８＋Ｉｓの内容２８ビツトと、主ループ毎
に左に循環した内容を記憶したシフトレジスタＤ２８α
θの内容２８ビツトの計５６ビツトのブロックを形成し
、縮約型転字回路ｐｃ２ｇ７１へ入力される。縮約型転
字回路ｐｃ２σＤは５６ビツトの入力を、拡大型転字回
路Ｅ（９）の出力４８ビツトとの組み合わせを必要とす
る４８ビツトの転字出力を生成する。この処理において
、出力ビットの１番目は入力ビットの１４番番目用力ビ
ットの２番目は入力ビットの１７７番目相当する。以下
。

同様である。縮約型転字回路ｐａ２αのは１６自のアル
ゴリズムの主ループ１回毎に４６ビツト長の副キーを生
成する。平文化に対しては、　　ＤＫＳアルゴリズムに
おいては暗号化と同一の課程によって実行される。ただ
し、副キーの生成に対しては、シフトレジスタＤ２８（
Ｉｂｌが暗号化の場合は左へ循環するのに対し、右へ循
環する。

以上のアルゴリズムの動作方式を第６図に基づいて説明
する。入力−へ入力された６４ビツトのデータは、まず
、初期転字を施され、３２ビツトのフィールドに２分割
された後、変数ＬＱ　ｃ！３．　ＲＱ　ｃ！Ｘ６に各フ
ィールドが格納される。次に４８ビツトの副キーに１鰭
が変換則ｆに従いＲＱ　＠の出力と組み合わされ、変数
ＬＱ（ハ）の内容とモジュロ２の加算を施され、変数Ｒ
ｊ　ｇ３へ格納される。一方、変数Ｌｉ　＠にはＲ（１
＠の内容がそのまま格納される。

この一連の処理がアルゴリズムの主ループ１回を示し、
この処理を１６回繰り返し、その結果を変数Ｌ１ｂ＠、
　　Ｒ１６（ハ）へ格納する。最後に＋Ｌ１６Ｉ２３と
Ｒ１６＠の内容を入れ換えた後、初期換字逆変換ＩＰ−
１ｃ！９を施され、６４ビツトの暗号化出力■を得る。

第６図において、主ループ毎の変数Ｌｊ（ハ）。

Ｒｊ＠の内容は暗号化、平文化とも同一でラシ。

平文化の場合、副キーの順序が暗号化と逆となるのみで
ある。

以上よシ、暗号化の場合は次式が成立する。

Ｌ５−Ｒｊ−１ Ｒ３−Ｌｊ−１＋２　Ｐｊ Ｐｊ−Ｆ（Ｒｊ−１、Ｋｊ） （ｊ−１〜１６） 演算子＋２がモジュロ２の加算を示すことから。

Ｒｊ−１−Ｌｊ １ｊ−１−Ｒ，１”２　Ｆ（Ｒｊ−１ｙ’ｊ）上式より
。

Ｌｊ−１−Ｒｊ＋２７（Ｌｊ、Ｋｊ） となシ、主ループのｊ回目から見た（ｊ−１）回目の状
態が完全に示される。以上よ’）、に１６！　　Ｋｉ５
＋・・・、に１の副キーを連続的に使用してｌ１１６．
　Ｒ１６よ’）　ＬＪ　Ｉ　ＲＯまでの平文化が可能で
あることが示される。

〔発明が解決しようとする問題点〕

従来の暗号化回路は以上のように構成されていたので処
理が複雑で、高速処理に向かず、ハードウェア規模が増
大し、また、伝送路誤シに弱いことがあるなどの問題点
があった。更に、従来の暗号化回路は平文、すなわち文
字等をバイナリ−コードに変換したものを対象としたも
ので、動画／静止画や音声等の高能率符号化データなど
の出力データが、はばランダムなビット列に対してはそ
の方式が本質的になじまないなどの問題点があったＯ この発明は上記のような問題点を解消するためになされ
たもので、動画／静止画や音声等の高能率符号化伝送装
置に適合し、かつ簡単な構成で効果的な暗号化が可能な
暗号化装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る暗号化装置は、ははランダムなパターン
を取る動画／静止画、音声等の高能率符号化データを暗
号キーによって示される生成多項式のスクランブラによ
って効果的に暗号化を行う装置を簡易に構成したもので
ある。

〔作用〕

この発明における暗号キーによって示される生成多項式
のスクランブラは同一の伝送装置を持つ第３者の不正な
受信を防止し、同一の伝送装置を持たない第３者の不正
なデータ解読の試みに対しては前記高能率符号化データ
のランダム性、および入力信号が数値的には無意味であ
ることと相まって、完全な保護を可能とする。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（１１のは入力データ、　（ｉｏｓ）は入
力タイミングに従って入力データ（１１０）を１ビツト
ツつ記憶するｍ個のラッチからなるｍビットのシフトレ
ジスタ、　（１０２）はシフトレジスタ（１０３）の各
段０タップ係数を入力し、スクランブラの生成多項式を
決定するｍ個の乗算器からなる乗算回路。

（１０１）はこの乗算回路（１０２）の各タップ出力を
入力データ（１１０）が１ビツト入力される毎に排他的
論理和を求め、フィードバックデータを算出するｍ個の
加算器、（１２のは出力データ、　（１０４）はフレー
ム同期信号（１３０）によシ、伝送フレーム単位にシフ
トレジスタ（１０５）の内容を所定の値にリセットする
リセット回路である〇 第２図において、　（２１０）は入力データ、　（２０
３）は入力タイミングに従って入力データ（２１０）を
１ピツトづつ記憶するｍ個のラッチからなるシフトレジ
スタ、　（２０２）はシフトレジスタ（２０３）の各段
のタップ系数を入力し、デスクランブラの生成多項式を
決定するｍ個の乗算器からなる乗算回路、　（２０１）
はこの乗算回路（２０２）の各タップ出力を入力データ
（２１０）が１ビツト入力される毎に排他的論理和を求
め、フィードバックデータを算出するｍ個の加算器、　
（２２０）は出力データ、　（２０４）はフレーム同期
信号（２５０）に基づき、伝送フレーム単位にシフトレ
ジスタ（２０５）をリセットするリセット回路である。

第３図において、　（３１０）は画像入力信号、　（５
１１）は画像符号化回路、　（３２０）は音声入力信号
、　（３２１）は音声符号化回路、　（３１２）は画像
符号化回路（３１１）と音声符号化回路（３２１）の符
号化出力を多重化する画像・音声多重化回路、　（４０
０）は画像・音声多重化回路（３１２）の出力をシステ
ム制御回路（３０１）より出力される暗号キー（３０２
）によってタップ系数を求め、スクランブラの生成多項
式を決定し、それに従って暗号化を行う第１図の構成に
よる暗号化回路、（３１３）は暗号化回路（４００）（
７）暗号化出力とシステム制御回路（３０１）より出力
される受信側に通知する暗号キー等を示すデータを多重
化する制御データ多重化回路、　（３１４）は制御デー
タ多重化回路（５１５）の出力を誤り訂正符号化した後
、同期符号を付加して伝送フレームを構成する同期付加
・誤シ訂正符号化回路。

（３５のはインターフェース回路、　（３１５）はイン
ターフェース回路（３５０）より供給されるクロックに
基づき、送信フレーム同期信号（１５０）を生成するタ
イミング制御回路、　（３３４）はインターフェース回
路（３５０）よシ出力される受信伝送フレームをフレー
ム同期回路（３３５）よ、９出力される受信フレーム同
期信号（２３０）に基づき、同期分離・誤り訂正復号を
行う同期分離・誤シ訂正復号化回路、　（３５５）は同
期分離会誤り訂正復号化回路の出力を制御データと暗号
化データに分離する制御データ分離回路、　（ＳＯＯ）
はシステム制御回路（３０１）より出力される暗号キー
（３０４）に基づきタップ係数を決定し、制御データ分
離回路（３３３）よシ出力される暗号化データをデスク
ランブルし、平文を出力する第２図の構成による平文化
回路、　（５５２）は平文化回路（５００）の出力を画
像データと音声データに分離する画像・音声分離回路。

（５３１）は画像復号化回路、（６３のは画像出力信号
。

（３４１）は音声復号化回路、　（３４０）は音声出力
信号であるＱ 第４図において、　（ＳＯＯ）はｎｌ　ビットの同期信
号。

（６０１）はｎ２　ビットの制御データ、　（６０２）
はｎ３　ビットの音声符号化データ、　（６０５）はｎ
４ビツトの画像符号化データ、　（＋５０４）はｎ５　
ビットの誤り訂正符号である〇 次に第１図に基づき、暗号化動作について説明する。入
力データ（１１０）はクロックに同期し、まず加算器（
１０１）によってシフトレジスタ（ｉｏ５）のフィード
バックデータとモジュロ２の加算を施された後。

シフトレジスタ（１０！ｌ）の左端のラッチＤ１へ記憶
される。シフトレジスタ（ｉ　ｏ３）は入力データ（１
１０）が１ビツト入力される毎に各ラッチの内容を１ビ
ツトづつ右ヘシフトさせる。すなわち、１ビツト入力さ
れる毎に次式の関係が成立する。ｍ段のシフトレジスタ
（１０３）の５番目のラッチの内容をＤｊとする（Ｄ、
Ｑｏｒｌ、ｊ−１〜ｒｎ）’　　また、　Ｐｔをこの時
点におけるシフトレジスタ（１０３）のフィードバック
データ、Ｘｔを入力データ（１１０）の値とする。

Ｄｌ　−ｘｔ　＋２　Ｐｔ（＋２はモジュロ２の加算を
示す） Ｄｊ−Ｄｊ−１ ここで、シフトレジスタ（１０Ｓ）に設けられたｍ段の
タップ（１０２）と加算器（１０１）によシ、シフトレ
ジスタのフィードバックデータＰｔが次式で求められる
。

Ｐｌ、−ＣＩＤＩ　＋２０２Ｄ２＋２０５Ｄ５　＋２−
＋２０ｍＤｍここで、この時点でのＤｌの内容は１ビツ
ト前の時点でのシフトレジスタ（１０３）のフィードバ
ックデータＰｔ−１と入力データ（１１０）Ｘｔ−１の
モジュロ２の加算結果であるから。

Ｐｔ　＝　０１（Ｘｔ−＋　＋２　Ｐｔ−＋　）　＋２
１：！２　（Ｘｔ−＋　＋２　Ｐｔ−２）＋２−　＋２
ｃｍ（ｘｔ−ｍ　＋２”ｔ−ｍ）となる。このＰｔを出
力データ（１２０）に取ると、　Ｐｔは入力データ（ｉ
ｉｏ）　Ｘｌ、を周期２ｍ−１の擬似ランダム変数によ
ってスクランブルされたものとなる。

すなわち、出力データ（１２０）のみを第３者が見ても
一見ランダムなデータとなり、その内容を解読すること
は困難である。だが、出力データ（１１０）は入力デー
タと１対１に対応するので、入力データ（１１０）がろ
る一定の相関−ＩＰｔ￥ｊ定のビットパターンの発生頻
度に偏りを持つ場合、出力に対してもその特長が出現し
、解読の手がかりを与え、十分なデータ保護効果は期待
できない。しかし、この回路を画像・音声等の高能率符
号化データに適用する場合。

画像・音声等の信号は数値的には全く無意味なものでめ
り、符号化出力は入力信号の種々の冗長性を除去して高
能率に符号化することから、そのビットパターンはほぼ
ランダムであると考えられ。

第３者に対する保護効果は十分なものが期待できる。全
く同一の装置を持つ第３者に対しては１乗算器（１０２
）に与えるタップ系数０１を暗号キーによって変化させ
ることにより、Ｃ４の組合せが２−１通りとなること、
及びリセット回路（１０４）によってフレーム同期信号
毎にｍ段のシフトレジスタ（１０３）をリセットする初
期値を所定の手順で暗号キーより決定することで、十分
な保護効果が期待できる。

一般に、高能率符号化データは誤りに弱く、１ビツトの
解続誤りも水入に伝播する方式が多数を占めていること
もその理由である。尚１乗算器（１０２）は具体的には
論理積器にて構成される。

正規の通信者に対しては伝送路誤りがない場合は当然完
全な平文化が可能である。伝送路誤りがめった場合、前
述の式よりｍビット間はその影響により平文化出力が誤
るがその時点以後は正常に平文化できる自己同期能力を
有し、伝送フレーム単位にシフトレジスタ（１０３）を
リセットすることでその影響を軽減することが可能であ
る。

第２図に基づき平文化動作について説明する。

暗号化入力（２１０）は１ビット単位に暗号化回路と同
一の構成を持つシフトレジスタ（２０３）に入力される
。

シフトレジスタ（２０３）のｍ段のタップ各段で暗号キ
ーによって暗号化回路と同一のタップ系数を乗算器（２
０２）によって乗算され、加算器（２０１）によシフイ
ードバックデータを各ビット単位に算出し１入力データ
（２１０）にモジュロ２の加算を行うことで平文化出力
（２２０）を得る。シフトレジスタ（２０３）はフレー
ム同期信号（２３０）毎にリセット回路（２０４）によ
って暗号化回路と同一の初期値にリセットされる。

第３図に基づき暗号化回路を画像通信システムに適用し
た場合の動作例について説明する。画像入力（３１０）
および音声入力（３２０）はそれぞれ画像符号化回路（
３１１）、音声符号化回路（３２１）によって高能率符
号化され１画像・音声多重化回路（３１２）によって多
重化される。多重化出力を暗号化回路（４００）によっ
て暗号化し、暗号キー等を示す制御データと制御データ
多重化回路（３１３）によって多重化され、同期付加・
誤り訂正符号化回路（３１４）によって誤り訂正符号化
された後、インターフェース回路（３５０）を通して伝
送フレームを構成し９回線（３５１）へ送出される。暗
号化回路（４００）はシステム制御回路（５０１）より
出力されるキー入力（３０３）によって決定される暗号
キー（３０２）によりタップ系数とリセット後の初期値
に従い、タイミング制御回路（３１５）からの送信フレ
ーム同期信号（１６のを基づいて前述の暗号化動作を行
う。

次に９回線（５５１）より受信したデータは、インター
フェース回路（３５０）を通して、同期分離・誤り訂正
復号化回路（３３４）によって伝送フレーム単位に誤り
訂正復号化が施される。誤り訂正復号化されたデータは
制御データ分離回路（２２３）によって制御データと暗
号化データに分離され、制御データはシステム制御回路
（３０１）へ送出され、暗号化データは平文化回路（５
００）へ送出される。システム制御回路（３０１）は受
信した制御データより、相手側の暗号キー（３０４）を
求め、平文化回路（ｓｏｎ）へ送出する。平文化回路（
５００）は暗号化データをフレーム同期回路（３３５）
より出力される受信フレーム同期信号（２３０）に基づ
き、暗号キー（３０４）より決定されるタップ係数と初
期値によって前述の平文化動作を実行する。

平文化回路（５０のの出力は画像・音声多重分離回路（
３３２）によって画像データ、音声データに分離される
。画像データ、音声データはそれぞれ画像復号化回路（
３３１）、音声復号化回路（３４１）により復号され。

画像出力（３５０）、音声出力（３４０）を得る。

システム制御回路は特定の通信手順に基づき。

通信開始時、又は通信中に相手側と暗号キー（３０２）
。

（３０４）を決定する。これにより、第３者の盗聴に対
しては前述の様に十分な保護が可能である。同一の装置
を持つ第３者の不正な受信に対しては１通信手順及び秘
匿されたマスターキーと所定の手順で組み合わせること
で保護を行う。マスターキー。

初期値決定手順環は打合せによりその都度変更を行うこ
とで更に完全な保護が可能である。

第４図に基づき第３図に示した画像通信システムの伝送
フレーム構成例について説明する０１ビツト長の伝送フ
レーム単位に出力されるフレーム同期信号に基づきｎ６
ビツトの音声符号化データｖ（、（６０２）及びｎ４ビ
ツトの画像符号化データｖ１（６０３）が多重化されｌ
ニー　ｎ３　＋　ｎ４　　ビットの暗号化フレームを形
成し、暗号化を施される。暗号化回路はこのｌビット毎
に所定の初期値にリセットされ、暗号化を行う。ｌビッ
トの暗号化データはこの後ｎ２ビツトの制御データ５（
６０１）と多重化され。

ｎ５ビツトの誤り訂正符号ＥＣＣ，ｎ１ビツトの同期符
号５ｙｎｃ（６００）を付加して１ビツトの伝送フレー
ムを構成する。すなわち、暗号化対象はｌビットの暗号
化フレームのみであシ、暗号キー等を伝送する制御デー
タ５（６０１）及び同期符号５ｙｎｃ　（６００）　。

誤り訂正符号Ｚｏｏ　（６０４）には暗号化を行わない
。これにより、暗号キーを相手側に確実に伝送すること
が可能となる。

なお、上記実施例ではシフトレジスタ（１０５）のフィ
ードバックデータの算出に単純な乗算器（１０２）と加
算器（ＩＣＨ）で構成した線形フィードバック方式を用
いたものを示したが、他の一方向性アルゴリズムによる
フィードバック方式でめっでもよい。

また、上記実施例では１画像・音声データのみの多重化
データに対して暗号化を行うものを示したが、他のディ
ジタルデータを更に多重化したデータであってもよく、
上記実施例と同様の効果を奏する。更に、上記実施例で
は、暗号キーを制御データとして伝送を行う場合につい
て説明したが。

別の手段でキーを相手側に通知してもよい。

〔発明の効果〕

以上のように、この発明によれば暗号化装置を簡易なシ
フトレジスタとフィードバックデータ算出部によって構
成したので回路が安価かつ小形にでき、また１画像・音
声等の高能率符号化伝送装置に適した回路構成で十分な
保護が得られる。などの効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による暗号化回路の構成を
示す構成図、第２図はこの発明の一実施例による平文化
回路の構成を示す構成図、第３図はこの発明の一実施例
による暗号化回路を適用した画像通信システムの構成例
を示す構成図、第４図は第３図に示した画像通信７ステ
ムの伝送フレーム構成例を説明する図、第５図は従来の
暗号化回路の例であるＤＢＳの論理構成を示す構成図、
第６図は従来の暗号化回路の例であるＤＨ３のアルゴリ
ズムの流れを算式で説明するダイヤグラムである。 （ｉ　ｏｉ　）はｍ個のモジュロ２の加算を行う加算器
。 （１０２）は暗号キーによってタッグ係数を決定し乗算
を行５ｍｇＩＡの乗算器、　（１０３）はｍ段のシフト
レジスタ、　（１０４）はリセット回路、　（２０１）
はｍ個のモジュロ２の加算を行う加算器、　（２０２）
は暗号キーによってタップ係数を決定し乗算を行５ｍ個
の乗算器。 （２０３）はｍ段のシフトレジスタ、　（２０４）はリ
セット回路、　（３０１）はシステム制御回路、　（３
１１）は画像符号化回路、　（５２１）は音声符号化回
路、　（５１２）は画像・音声多重化回路、　（４００
）は暗号化回路、　（３１３）は制御データ多重化回路
、　（３１４）は同期付加・誤り訂正符号化回路、　（
３１５）はタイミング制御回路、　（３５０）はインタ
ーフェース回路、　（３３４）は同期分離・誤り訂正後
場化回路、　（５３３）は制御データ多重分離回路、　
（３３５）はフレーム同期回路、　（５００）は平文化
回路、　（３３２）は画像・音声多重分離回路、　（３
３１）は画像復号化回路。 （３４１）は音声復号化回路、　（６００）はフレーム
同期符号、　（６０１）はシステム制御チャンネル、　
（６０２）は音声チャンネル、　（６０３）は画像チャ
ンネル、　（６０４）は誤シ訂正符号チャンネル。 なお９図中同一符号は同一、又は相当部分を示すＯ

Claims (4)

【特許請求の範囲】
1. （１）動画像・静止画像および音声信号等を高能率符号
   化し、他のデータと多重化を行い１対１、１対ｎ、ｎ対
   ｎ（ｎは１以上の整数）の対地と双方向あるいは片方向
   の通信を行う画像通信システムにおいて暗号キーを所定
   の長さの伝送フレーム単位にタイムスロツトを設けた制
   御データチヤンネルを用いて伝送する手段と、前記制御
   データチヤンネルには暗号化を行わず、前記所定の長さ
   の伝送フレーム単位に前記制御データチヤンネルと同様
   にタイムスロツトを設け、画像および音声データチヤン
   ネル、他のデイジタルデータチヤンネルにのみ前記所定
   の長さの伝送フレーム単位に暗号化を行う手段と、前記
   制御データチヤンネルを用いて伝送する暗号キーを保護
   する手段とを備えた暗号化装置。
2. （２）所定の長さの伝送フレーム単位に暗号化を行う手
   段において、入力クロツクに同期して１クロツク毎に１
   ビツトを入力し、同時に入力直前に記憶していたビツト
   を次段へシフトするｍ段（ｍは２以上の整数）のシフト
   レジスタと、前記シフトレジスタのｍ個のタツプ毎に少
   くともｍビツト以上の暗号キーに基づくｍ次のタツプ係
   数を乗ずるｍ個の乗算器と、前記ｍ個の乗算器より出力
   されるｍビツトの出力を直列にモジユロ２の加算を行５
   （ｍ−１）段の加算器と、前記（ｍ−１）個の加算器の
   最終段の出力を前記入力クロツクに同期して平文である
   入力ビツトにモジユロ２の加算を行い、暗号化ビツトお
   よび前記ｍ段のシフトレジスタの入力ビツトを求める加
   算器と、前記所定の長さの伝送フレーム毎に前記ｍ段の
   シフトレジスタを前記暗号キーに基づくｍビツトの初期
   値に初期化するリセツト回路を備えた暗号化回路および
   、前記入力クロツクに同期して、１クロツク毎に前記暗
   号化ビツトを入力し、同時に入力直前に記憶していたビ
   ツトを次段へシフトするｍ段のシフトレジスタと、前記
   ｍ段のシフトレジスタのｍ個のタツプ毎に前々記少くと
   もｍビツト以上の暗号キーに基づくｍ次のタツプ係数を
   乗ずるｍ個の乗算器と、前記ｍ個の乗算器のｍビツトの
   出力を直列にモジユロ２の加算を行う（ｍ−１）段の加
   算器と、前記（ｍ−１）段の加算器の最終段の出力を前
   記入力クロツクに同期して前記暗号化ビツトとモジユロ
   ２の加算を行い平文化ビツトを算出する加算器と、前々
   記所定の長さの伝送フレーム毎に前記暗号キーに基づく
   ｍビツトの初期値に初期化するリセツト回路を備えた平
   文化回路とを備えたことを特徴とする特許請求の範囲第
   １項記載の暗号化装置。
3. （３）暗号キーを保護する手段において、制御データチ
   ヤンネルを用いて伝送する暗号キー自身には暗号化を行
   わず、制御データの通信手順および予め打合せによつて
   決定し、秘匿しておいたマスターキーと前記暗号キーを
   所定の手続で組合せ、通信中に使用する実際の暗号キー
   を保護する構成としたことを特徴とする特許請求の範囲
   第１項記載の暗号化装置。
4. （４）１対ｎ、ｎ対ｎの全２重通信モードにおいて、ｎ
   対地中のｌ対地（ｌ≦ｎ）のみと通信を行う場合、制御
   データチヤンネルを通して通信を行う対地を選択し、通
   信を行わない対地に対しては所定の制御データの通信手
   順によつて前記通信を行わない対地間との送受信の伝送
   制御手順を停止することにより通信に無関係な第３者が
   盗聴を行うことを防止することを特徴とする特許請求の
   範囲第１項記載の暗号化装置。