JPH03106118A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03106118A JPH03106118A JP1244238A JP24423889A JPH03106118A JP H03106118 A JPH03106118 A JP H03106118A JP 1244238 A JP1244238 A JP 1244238A JP 24423889 A JP24423889 A JP 24423889A JP H03106118 A JPH03106118 A JP H03106118A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- circuit
- signal
- clamp circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関する。
従来の半導体集積回路は他の素子への信号の伝達におい
て、信号の振幅は一定であり、一方向のみに信号を伝達
する構成となっていた。
て、信号の振幅は一定であり、一方向のみに信号を伝達
する構成となっていた。
上述した従来の半導体集積回路は、素子間の信号の伝達
において、信号は出力側素子から入力側素子へと一方向
に伝達される槽或となっているので同一信号ラインでは
同時に双方向へ信号を伝達することはできないという欠
点がある。
において、信号は出力側素子から入力側素子へと一方向
に伝達される槽或となっているので同一信号ラインでは
同時に双方向へ信号を伝達することはできないという欠
点がある。
本発明の半導体集積回路は、入力端子に接続された所定
のしきい電圧を有する入力バッファ回路と、前記入力バ
ッファ回路の入力端に接続されたクランプ回路と、入力
端の電位レベルの高低に応じて前記クランプ回路の駆動
．非駆動を制御するクランプ駆動回路と、前記クランプ
回路の出力電圧の振幅より大きな振幅の出力信号を出力
する出力バッファ回路と、前記出力バッファ回路の出力
端に接続され、前記クランプ回路の出力電圧の上限より
高い高レベル基準電圧と下限より低い低レベル基準電圧
をを有するコンパレータとを有するというものである。
のしきい電圧を有する入力バッファ回路と、前記入力バ
ッファ回路の入力端に接続されたクランプ回路と、入力
端の電位レベルの高低に応じて前記クランプ回路の駆動
．非駆動を制御するクランプ駆動回路と、前記クランプ
回路の出力電圧の振幅より大きな振幅の出力信号を出力
する出力バッファ回路と、前記出力バッファ回路の出力
端に接続され、前記クランプ回路の出力電圧の上限より
高い高レベル基準電圧と下限より低い低レベル基準電圧
をを有するコンパレータとを有するというものである。
次に本発明について図面を参照して説明する．第１図は
本発明の実施例の楕或図である。
本発明の実施例の楕或図である。
この実施例は、第１の入力端子ＩＮＩに接続された、し
きい電圧Ｖｓを有する入力バッファ回路１と、入力バッ
ファ回路１の入力端に接続されたクランプ回路２と、第
２の入力端子ＩＮ２の電位レベルの高低に応じてクラン
プ回路２の駆動，非駆動を制御するクランプ駆動回路３
と、クランプ回路２の出力電圧の振幅より大きな振幅の
出力信号を出力する出力バッファ回路４と、出力バッフ
ァ回路４の出力端に接続され、クランプ回路２の出力電
圧の上限Ｖｓ＋Ｖｃより高い高レベル基準電圧Ｖ と下
限Ｖｓ−Ｖｃより低い低レベル基準電圧Ｖ を有するコ
ンパレータとを有する。というものである。
きい電圧Ｖｓを有する入力バッファ回路１と、入力バッ
ファ回路１の入力端に接続されたクランプ回路２と、第
２の入力端子ＩＮ２の電位レベルの高低に応じてクラン
プ回路２の駆動，非駆動を制御するクランプ駆動回路３
と、クランプ回路２の出力電圧の振幅より大きな振幅の
出力信号を出力する出力バッファ回路４と、出力バッフ
ァ回路４の出力端に接続され、クランプ回路２の出力電
圧の上限Ｖｓ＋Ｖｃより高い高レベル基準電圧Ｖ と下
限Ｖｓ−Ｖｃより低い低レベル基準電圧Ｖ を有するコ
ンパレータとを有する。というものである。
次に、この実施例の動作について説明する。
第２図は第１の実施例の使用方法を説明するための構戒
図，第３図は動作説明に使用する信号波形図である。
図，第３図は動作説明に使用する信号波形図である。
１１は出力側ＩＣ、１２は入力側ＩＣであり、いずれも
一実施例と同じ楕或のＩＣとする。Ａは出力側ｒｃ１
１の出力バッファ回路１１−４の出力信号とする。いま
クランプ回路１２−２が駆動状態にあるとすると、Ａは
Ｂのようにクランプされる。入力バッファ回路１２−１
のしきい電圧はＶｓであるから、１１から１２へ一方向
に信号は伝達される．同時にコンパレータ１１−５の出
力は“１” （又は“０゜゛）から“Ｏ゛（又は“１″
）に遷移する。クランプ回路１２−２が非駆動状態では
、信号は１１から１２へ伝達され、コンバレー夕の出力
は″０″ （又は゛’１”）である。入力測Ｉ Ｃ １
２の第２の入力端子ＩＣ２の電位レベルの高低により
、ゲー｝１ ２−６が開閉され、クランプ回路１２−２
の駆動，非駆動が制御され、それに応じて出力側ＩＣＩ
Ｉのコンバレータ１１−５の出力状態は変化する．すな
わち、入力側ＩＣ１２の第２の入力端子ＩＣ２から出力
側ＩＣＩ １の出力端子ＯＵＴへ信号を伝達することが
できる。入力側ＩＣ１２のクランプ回路１２一２の駆動
，非駆動にかかわらず、出力側ＩＣＩ １から入力側Ｉ
Ｃ１２へ信号を伝達し得るのであるから同時に双方向信
号伝達が可能となる。
一実施例と同じ楕或のＩＣとする。Ａは出力側ｒｃ１
１の出力バッファ回路１１−４の出力信号とする。いま
クランプ回路１２−２が駆動状態にあるとすると、Ａは
Ｂのようにクランプされる。入力バッファ回路１２−１
のしきい電圧はＶｓであるから、１１から１２へ一方向
に信号は伝達される．同時にコンパレータ１１−５の出
力は“１” （又は“０゜゛）から“Ｏ゛（又は“１″
）に遷移する。クランプ回路１２−２が非駆動状態では
、信号は１１から１２へ伝達され、コンバレー夕の出力
は″０″ （又は゛’１”）である。入力測Ｉ Ｃ １
２の第２の入力端子ＩＣ２の電位レベルの高低により
、ゲー｝１ ２−６が開閉され、クランプ回路１２−２
の駆動，非駆動が制御され、それに応じて出力側ＩＣＩ
Ｉのコンバレータ１１−５の出力状態は変化する．すな
わち、入力側ＩＣ１２の第２の入力端子ＩＣ２から出力
側ＩＣＩ １の出力端子ＯＵＴへ信号を伝達することが
できる。入力側ＩＣ１２のクランプ回路１２一２の駆動
，非駆動にかかわらず、出力側ＩＣＩ １から入力側Ｉ
Ｃ１２へ信号を伝達し得るのであるから同時に双方向信
号伝達が可能となる。
第４図は第２の実施例の構或図である。
第３の入力端子ＩＮ３の電位レベルの高低に応じてクラ
ンプ電圧幅が２段に切換わるようになっている。出力端
子側のコンバレータ５−１．５−２は基準電圧が異なっ
ている。
ンプ電圧幅が２段に切換わるようになっている。出力端
子側のコンバレータ５−１．５−２は基準電圧が異なっ
ている。
゛これにより、さらに電圧幅のレベルに対応した信号を
伝達することができるという利点がある． 以上、便宜上クランプ回路の制御信号を外部から加える
例をあげて説明したが、この制御信号は集積回路内部で
発生したディジタル信号でもよいのである。
伝達することができるという利点がある． 以上、便宜上クランプ回路の制御信号を外部から加える
例をあげて説明したが、この制御信号は集積回路内部で
発生したディジタル信号でもよいのである。
以上説明したように本発明は、入力端子にクランプ回路
を、出力端子にコンバレータを設けた半導体集積回路で
あるが、このようなものを複数個縦続接続して使用すれ
ば、同一信号ラインにて同時にかつ非同期に双方の信号
の送受信を行うことができる。このように、本発明によ
り、同時双方向信号伝達型の半導体集積回路が実現され
、半導体集積回路の外部端子数の節減が可能となる効果
がある。
を、出力端子にコンバレータを設けた半導体集積回路で
あるが、このようなものを複数個縦続接続して使用すれ
ば、同一信号ラインにて同時にかつ非同期に双方の信号
の送受信を行うことができる。このように、本発明によ
り、同時双方向信号伝達型の半導体集積回路が実現され
、半導体集積回路の外部端子数の節減が可能となる効果
がある。
第１図は本発明の第１の実施例の構或図、第２図及び第
３図はそれぞれ第１の実施例の動作を説明するための構
或図及び信号波形図、第４図は第２の実施例の構成図で
ある。 １．１２−１・・・入力バッファ回路、２，１２２・・
・クランプ回路、３．３−１．３−２，１２３・・・ク
ランプ駆動回路、４．１１−４・・・出力バッファ回路
、５．５−１．５−２．１１〜５・・・コンバレータ、 ６・・・ゲート、 ・・・入力側ＩＣ。 １・・・出力側ＩＣ、
３図はそれぞれ第１の実施例の動作を説明するための構
或図及び信号波形図、第４図は第２の実施例の構成図で
ある。 １．１２−１・・・入力バッファ回路、２，１２２・・
・クランプ回路、３．３−１．３−２，１２３・・・ク
ランプ駆動回路、４．１１−４・・・出力バッファ回路
、５．５−１．５−２．１１〜５・・・コンバレータ、 ６・・・ゲート、 ・・・入力側ＩＣ。 １・・・出力側ＩＣ、
Claims (1)
- 入力端子に接続された所定のしきい電圧を有する入力バ
ッファ回路と、前記入力バッファ回路の入力端に接続さ
れたクランプ回路と、入力端の電位レベルの高低に応じ
て前記クランプ回路の駆動、非駆動を制御するクランプ
駆動回路と、前記クランプ回路の出力電圧の振幅より大
きな振幅の出力信号を出力する出力バッファ回路と、前
記出力バッファ回路の出力端に接続され、前記クランプ
回路の出力電圧の上限より高い高レベル基準電圧と下限
より低い低レベル基準電圧をを有するコンパレータとを
有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244238A JPH03106118A (ja) | 1989-09-19 | 1989-09-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244238A JPH03106118A (ja) | 1989-09-19 | 1989-09-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106118A true JPH03106118A (ja) | 1991-05-02 |
Family
ID=17115794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244238A Pending JPH03106118A (ja) | 1989-09-19 | 1989-09-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222198B2 (en) | 2003-05-13 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior |
-
1989
- 1989-09-19 JP JP1244238A patent/JPH03106118A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222198B2 (en) | 2003-05-13 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246398B1 (en) | Application specific integrated circuit (ASIC) for driving an external display device | |
| US5959472A (en) | Driver circuit device | |
| JPH0563555A (ja) | マルチモード入力回路 | |
| JPH03106118A (ja) | 半導体集積回路 | |
| US5027019A (en) | Analog switch circuit with reduced switching noise | |
| US6166579A (en) | Digitally controlled signal magnitude control circuit | |
| US6040709A (en) | Ternary signal input circuit | |
| JPH10322178A (ja) | 半導体装置 | |
| US6377198B1 (en) | Definition of physical level of a logic output by a logic input | |
| US5818262A (en) | High speed CMOS output buffer using 3 volt or lower supply voltage supplied on a plurality of bond pads | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JPH01228316A (ja) | ディレーライン | |
| JP2994941B2 (ja) | パルス幅変調信号出力回路 | |
| JP3038891B2 (ja) | 半導体集積回路装置 | |
| JPH01304750A (ja) | 半導体集積回路 | |
| JPH0983411A (ja) | 半導体集積回路 | |
| JPS61242410A (ja) | 可変遅延回路 | |
| JPH0621800A (ja) | 信号レベル変換回路 | |
| JPS5921126A (ja) | 入出力回路 | |
| JPH0393311A (ja) | 論理回路 | |
| JPS61193523A (ja) | 半導体論理集積装置 | |
| JPS63209218A (ja) | 双方向性インタ−フエイス回路 | |
| JPH01240012A (ja) | プログラマブルディレーライン | |
| JPH02206248A (ja) | バス回路 |