JPH03103980A - マスタスレーブ型マルチプロセッサシステム - Google Patents
マスタスレーブ型マルチプロセッサシステムInfo
- Publication number
- JPH03103980A JPH03103980A JP24266689A JP24266689A JPH03103980A JP H03103980 A JPH03103980 A JP H03103980A JP 24266689 A JP24266689 A JP 24266689A JP 24266689 A JP24266689 A JP 24266689A JP H03103980 A JPH03103980 A JP H03103980A
- Authority
- JP
- Japan
- Prior art keywords
- area
- processing
- slave
- master computer
- graphic data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
半導体チップのマスクパターンを図形処理するマスクス
レーブ型マルチプロセッサシステムに関し、 既存のソフトウエア資産を利用してマスクパターンの図
形処理を高速に行なうことができるようにすることを目
的とし、 1つのマスタコンピュータと、該マスタコンピュータと
データの送受を行なう複数のスレーブコンピュータとを
備え、該マスタコンピュータは、各分割領域の図形デー
タ量が略等しくなるようにマスクパターンを分割し、そ
の1つの分割領域と該分割領域の境界周辺領域とを合わ
せた分担領域の図形データを1つの該スレーブコンピュ
ータへ送信し、各該スレーブコンピュータは、互いに独
立ニ、該マスタコンピュータから受信した図形データを
処理し、その処理結果を該マスタコンピュータへ送信し
、該マスタコンピュータは、該スレーブコンピュータか
ら受信した処理結果のうち重複する部分を取捨選択して
重複のない全処理結果を得るをように構或する。
レーブ型マルチプロセッサシステムに関し、 既存のソフトウエア資産を利用してマスクパターンの図
形処理を高速に行なうことができるようにすることを目
的とし、 1つのマスタコンピュータと、該マスタコンピュータと
データの送受を行なう複数のスレーブコンピュータとを
備え、該マスタコンピュータは、各分割領域の図形デー
タ量が略等しくなるようにマスクパターンを分割し、そ
の1つの分割領域と該分割領域の境界周辺領域とを合わ
せた分担領域の図形データを1つの該スレーブコンピュ
ータへ送信し、各該スレーブコンピュータは、互いに独
立ニ、該マスタコンピュータから受信した図形データを
処理し、その処理結果を該マスタコンピュータへ送信し
、該マスタコンピュータは、該スレーブコンピュータか
ら受信した処理結果のうち重複する部分を取捨選択して
重複のない全処理結果を得るをように構或する。
[産業上の利用分野]
本発明は、半導体チップのマスクパターンを図形処理す
るマスタスレーブ型マルチプロセッサシステムに関する
。
るマスタスレーブ型マルチプロセッサシステムに関する
。
[従来の技術]
LSIの設計では、回路設計の後にマスクパターン設計
が行なわれる。このマスクパターンについてデザインル
ールチェック等のレイアウト検証が行なわれた後、露光
装置制御用データが生或される。これらレイアウト検証
や露光装置制御用データの生或は、汎用の大型計算機で
マスクパターンを図形処理することにより行なわれる。
が行なわれる。このマスクパターンについてデザインル
ールチェック等のレイアウト検証が行なわれた後、露光
装置制御用データが生或される。これらレイアウト検証
や露光装置制御用データの生或は、汎用の大型計算機で
マスクパターンを図形処理することにより行なわれる。
しかし、近年のLSIの高集積化に伴い、データ量が増
大してこの図形処理時間が長くなり、汎用大型計算機の
高速化では対応できなくなりつつある。そこで、並列計
算機でこのような図形処理を行なう必要がある。
大してこの図形処理時間が長くなり、汎用大型計算機の
高速化では対応できなくなりつつある。そこで、並列計
算機でこのような図形処理を行なう必要がある。
[発明が解決しようとする課題]
ところが、一般の並列計算機は既存のソフトウェア資産
を利用できないので、並列計算機専用のソフトウエアを
新たに開発しなければならい。また、その機能の追加変
更の際にも、汎用計算機による処理との統一をとるのが
容易でない。したがって、開発及び保守に手間が掛かり
すぎ、一般の並列計算機の利用は実用的でない。
を利用できないので、並列計算機専用のソフトウエアを
新たに開発しなければならい。また、その機能の追加変
更の際にも、汎用計算機による処理との統一をとるのが
容易でない。したがって、開発及び保守に手間が掛かり
すぎ、一般の並列計算機の利用は実用的でない。
本発明の目的は、このような問題点に鑑み、既存のソフ
トウエア資産を利用でき、かつ、マスクパターンの図形
処理を高速に行なうことができるマスクスレーブ型マル
チプロセッサシステムを提供することにある。
トウエア資産を利用でき、かつ、マスクパターンの図形
処理を高速に行なうことができるマスクスレーブ型マル
チプロセッサシステムを提供することにある。
3
[課題を解決するための手段]
第1図は本発明の原理構或を示す。
図中、10はマスタコンピュータであり、16l〜16
Nはマスタコンピュータ10とデータの送受を行なうス
レーブコンピュータである。
Nはマスタコンピュータ10とデータの送受を行なうス
レーブコンピュータである。
マスタコンピュータ10は、各分割領域の図形データ量
が略等しくなるようにマスクパターンを分割し(10a
)、その1つの分割領域と該分割領域の境界周辺領域と
を合わせた分担領域の図形データを1つのスレーブコン
ピュータ16iへ送信する(1 0 b)。
が略等しくなるようにマスクパターンを分割し(10a
)、その1つの分割領域と該分割領域の境界周辺領域と
を合わせた分担領域の図形データを1つのスレーブコン
ピュータ16iへ送信する(1 0 b)。
各スレーブコンピュータ16i(i=1〜N)は、この
図形データを受信し(1 6 a) 、互いに独立に図
形処理し(1 6 b) 、その処理結果をマスタコン
ピュータ10へ送信する(16c)。
図形データを受信し(1 6 a) 、互いに独立に図
形処理し(1 6 b) 、その処理結果をマスタコン
ピュータ10へ送信する(16c)。
マスタコンピュータ10は、この処理結果を受信し(1
0c)、重複する部分を取捨選択して重複のない全処理
結果を得る(10d)。
0c)、重複する部分を取捨選択して重複のない全処理
結果を得る(10d)。
4
[作用]
本発明によれば、次の理由により、効率よく高速処理を
行なうことができる。
行なうことができる。
(1)各分担領域の図形データがスレーブコンピュータ
161〜16Nにより並列に処理される。
161〜16Nにより並列に処理される。
(2〉各分担領域には境界周辺領域も含まれているので
、各スレーブコンピュータは他のスレーブコンピュータ
と何等データの送受を行なうことなく互いに独立に、分
割領域の処理を誤りなく行なうことができる。
、各スレーブコンピュータは他のスレーブコンピュータ
と何等データの送受を行なうことなく互いに独立に、分
割領域の処理を誤りなく行なうことができる。
(3)各分担領域内の図形データ量は略等しいので、各
スレーブコンピュータの図形処理時間はほぼ同一となる
。
スレーブコンピュータの図形処理時間はほぼ同一となる
。
また、上記(2)により、既存のソフトウエア資産を利
用することができる。
用することができる。
[実施例]
以下、図面に基づいて本発明の一実施例を説明する。
第2図はマスクスレーブ型マルチブロ゛セッサシステム
のハードウェア構或を示し、第3図はその外観を示す。
のハードウェア構或を示し、第3図はその外観を示す。
このマルチプロセッサシステムは、半導体チップのマス
クパターンを図形処理するためのものである。
クパターンを図形処理するためのものである。
マスタコンピュータIOは、例えば一般のワークステー
ションにより構或される。このマスタコンピュータ10
には、処理対象であるマスクパターンデータが格納され
た外部記憶装置12A及び処理結果を格納するための外
部記憶装置12Bが接続されている。また、マスタコン
ピュータ10には、バス14を介してパラレルプロセッ
サ16が接続されている。このパラレルプロセッサ16
は、同一構或のN個のスレーブコンピュータ161〜1
6Nからなり、バスl4により互いに並列接続されてい
る。各スレーブコンピュータ161〜16Nには、同一
の図形処理プログラムが格納されている。このプログラ
ムは従来のものを利用することができる。
ションにより構或される。このマスタコンピュータ10
には、処理対象であるマスクパターンデータが格納され
た外部記憶装置12A及び処理結果を格納するための外
部記憶装置12Bが接続されている。また、マスタコン
ピュータ10には、バス14を介してパラレルプロセッ
サ16が接続されている。このパラレルプロセッサ16
は、同一構或のN個のスレーブコンピュータ161〜1
6Nからなり、バスl4により互いに並列接続されてい
る。各スレーブコンピュータ161〜16Nには、同一
の図形処理プログラムが格納されている。このプログラ
ムは従来のものを利用することができる。
第4図(A)はマスタコンピュータ10の処理手順を示
し、同図(B)はスレーブコンピュータ16i(i−=
1〜N)の処理手順を示す。以下、第5図乃至第7図を
参照してこれらの処理手順を説明する。
し、同図(B)はスレーブコンピュータ16i(i−=
1〜N)の処理手順を示す。以下、第5図乃至第7図を
参照してこれらの処理手順を説明する。
(50)マスタコンピュータ10は、外部記憶装置12
Aからマスクパターンデータを読み込み、(51)各分
割領域の図形データ量が略等しくなるようにマスクパタ
ーンデータをN分割する。
Aからマスクパターンデータを読み込み、(51)各分
割領域の図形データ量が略等しくなるようにマスクパタ
ーンデータをN分割する。
この分割は、例えば第5図に示す如く行なう。すなわち
、マスクパターン20を構或する各図形をXY直交座標
系上の1点で表し、X軸を幅Δの階級に分割し、各階級
に属する点の個数(頻度)を求める。全点数をTとする
と、各領域の点数がT/N1/2になるようにX軸を分
割する。同様に、Y軸を幅Δの階級に分割し、各階級に
属する点の個数(@度)を求め、各領域の点数がT/N
”2になるようにY軸を分割する。第5図はN=36の
場合を示す。図中、各面積A1〜A6、B1〜B6は全
て同一である。
、マスクパターン20を構或する各図形をXY直交座標
系上の1点で表し、X軸を幅Δの階級に分割し、各階級
に属する点の個数(頻度)を求める。全点数をTとする
と、各領域の点数がT/N1/2になるようにX軸を分
割する。同様に、Y軸を幅Δの階級に分割し、各階級に
属する点の個数(@度)を求め、各領域の点数がT/N
”2になるようにY軸を分割する。第5図はN=36の
場合を示す。図中、各面積A1〜A6、B1〜B6は全
て同一である。
第6図はマスクパターン20を簡略化し、9分割した場
合を示す。x1、X2、YI及びY2は7 分割線であり、これら分割線上にも図形が存在する。マ
スクパターンの図形処理においては、例えば、分割領域
22内の境界線付近の図形P.とその隣の分担領域の境
界線付近の図形P2について、第7図に示すような図形
処理を行う場合がある。
合を示す。x1、X2、YI及びY2は7 分割線であり、これら分割線上にも図形が存在する。マ
スクパターンの図形処理においては、例えば、分割領域
22内の境界線付近の図形P.とその隣の分担領域の境
界線付近の図形P2について、第7図に示すような図形
処理を行う場合がある。
すなわち、図形P. P.の各中心位置を変えずに、
図形P1、P2を所定倍太らせ、両図形の論理和をとっ
た図形P,を生或処理する場合がある。
図形P1、P2を所定倍太らせ、両図形の論理和をとっ
た図形P,を生或処理する場合がある。
また、第6図に示す図形P1とP2の間隔がデザインル
ール違反でないかどうかをチェックする場合がある。
ール違反でないかどうかをチェックする場合がある。
したがって、各分割領域の図形処理を行う場合、隣合う
分割領域の境界線付近の図形データも必要となる。そこ
で、各分割領域221について、境界線外側の一定幅の
領域を境界周辺領域241とし、分割領域22i=!:
境界周辺領域241とを合わせた領域を分担領域26i
とする。
分割領域の境界線付近の図形データも必要となる。そこ
で、各分割領域221について、境界線外側の一定幅の
領域を境界周辺領域241とし、分割領域22i=!:
境界周辺領域241とを合わせた領域を分担領域26i
とする。
(52)次に、マスタコンピュータIOは、1つの分担
領域26】の位置及びサイズをスレーブコンピュータ1
61に対し送信する。
領域26】の位置及びサイズをスレーブコンピュータ1
61に対し送信する。
8
(60)スレーブコンピュータ16iは、自己に送信さ
れる分担領域26iの位置及びサイズを受信し、記憶す
る。
れる分担領域26iの位置及びサイズを受信し、記憶す
る。
(53)マスタコンピュータ10は続いて、この分担領
域261のパターンデータをスレーブコンピュータ16
1へ送信し、 (61)スレーブコンピュータ161はこれを受信する
。
域261のパターンデータをスレーブコンピュータ16
1へ送信し、 (61)スレーブコンピュータ161はこれを受信する
。
上記ステップ52、53、60、6lの処理はi=1−
Nについて順次行なわれる。
Nについて順次行なわれる。
(62)各スレーブコンピュータ161はプログラムに
従って自己の担当する分担領域26iの図形処理を行う
。
従って自己の担当する分担領域26iの図形処理を行う
。
したがって、各分担領域26iのパターンデータが並列
に処理され、各分担領域を順次処理する場合に比し処理
時間を大幅に短縮することができる。
に処理され、各分担領域を順次処理する場合に比し処理
時間を大幅に短縮することができる。
また、各分担領域26iには境界周辺領域24lも含ま
れているので、各スレーブコンピュータは他のスレーブ
コンピュータと何等データの送受を行なうことなく互い
に独立に、分割領域221の処理を誤りなく行なうこと
ができる。
れているので、各スレーブコンピュータは他のスレーブ
コンピュータと何等データの送受を行なうことなく互い
に独立に、分割領域221の処理を誤りなく行なうこと
ができる。
さらに、各分担領域261内の図形量は略等しいので、
各スレーブコンピュータ161の図Jl理時間はほぼ同
一となる。
各スレーブコンピュータ161の図Jl理時間はほぼ同
一となる。
(63)分担領域26iの図形処理を終えたスレーブコ
ンピュータ16iは、マスタコンピュータ10に対し送
信要求をし、これが受け付けられると、ステップ60で
受信した担当分担領域26lの位置及びサイズを送信し
た後、処理結果をマスタコンピュータ10へ送信する。
ンピュータ16iは、マスタコンピュータ10に対し送
信要求をし、これが受け付けられると、ステップ60で
受信した担当分担領域26lの位置及びサイズを送信し
た後、処理結果をマスタコンピュータ10へ送信する。
(54)マスタコンピュータ1oはこの処理結果を受信
する。全てのスレーブコンピュータ16l〜16Nから
の受信が終了すると、 (55)境界周辺領域24iを設けたことにより重複し
ているデータの取捨選択を行い、多重データをlつのデ
ータにする。
する。全てのスレーブコンピュータ16l〜16Nから
の受信が終了すると、 (55)境界周辺領域24iを設けたことにより重複し
ているデータの取捨選択を行い、多重データをlつのデ
ータにする。
(56)次にマスタコンピュータ10は、重複のない全
処理結果をマスクパターン20の図形処理結果として外
部記憶装置12Bに供給して保存させる。
処理結果をマスクパターン20の図形処理結果として外
部記憶装置12Bに供給して保存させる。
なお、本発明には外にも種々の変形例が含まれる。
例えば、上記実施例ではスレーブコンピュータの数とマ
スクパターン分割数とが等しい場合を説明したが、スレ
ーブコンピュータの数を1つ少なくし、マスタコンピュ
ータ■0にも分担領域を割り当て、第4図(A>のステ
ップ53と54の間においてその図形処理を行なわせる
ようにしてもよい。
スクパターン分割数とが等しい場合を説明したが、スレ
ーブコンピュータの数を1つ少なくし、マスタコンピュ
ータ■0にも分担領域を割り当て、第4図(A>のステ
ップ53と54の間においてその図形処理を行なわせる
ようにしてもよい。
[発明の効果]
以上説明した如く、本発明に係るマスクスレーブ型マル
チプロセッサシステムでは、略等しい図形データ量の各
分担領域の図形データを複数のスレーブコンピュータに
より、他のスレーブコンピュータと何等データの送受を
行なうことなく互いに独立に処理を行なうので、既存の
ソフトウエア資産を利用して効率よく高速処理を行なう
ことができるという優れた効果を奏し、LSIの開発期
11 間短縮に寄与するところが大きい。
チプロセッサシステムでは、略等しい図形データ量の各
分担領域の図形データを複数のスレーブコンピュータに
より、他のスレーブコンピュータと何等データの送受を
行なうことなく互いに独立に処理を行なうので、既存の
ソフトウエア資産を利用して効率よく高速処理を行なう
ことができるという優れた効果を奏し、LSIの開発期
11 間短縮に寄与するところが大きい。
第1図は本発明に係るマスタスレーブ型マルチプロセッ
サシステムの原理構或を示すブロック図である。 第2図乃至第7図は本発明の一実施例に係り、第2図は
マスクスレーブ型マルチプロセッサシステムのハードウ
ェア構或図、 第3図はマスタスレーブ型マルチプロセッサシステムの
外観図、 第4図(A)はマスタコンピュータの処理手順を示すフ
ローチャート、第4図(B)はスレーブコンピュータの
処理手順を示すフローチャート、第5図はマスクパター
ンデータ分割法説明図、第6図は簡略化したマスクパタ
ーンの分割領域と境界周辺領域の関係を示す図、 第7図は分割線付近の図形処理説明図である。 12 図中、 10はマスタコンピュータ 12A,12Bは外部記憶装置 16はパラレルプロセッサ 161〜16Nはスレーブコンピュータ20はマスクパ
ターン 22iは分割領域 24iは境界周辺領域 26iは分担領域 a 20:マスクパターン 22ド分割領域 241:境界周辺領域 26j :分担領域 PL,P2 :図形 Xi,X2,Yl,Y2 :分割線 特開平3 103980(8)
サシステムの原理構或を示すブロック図である。 第2図乃至第7図は本発明の一実施例に係り、第2図は
マスクスレーブ型マルチプロセッサシステムのハードウ
ェア構或図、 第3図はマスタスレーブ型マルチプロセッサシステムの
外観図、 第4図(A)はマスタコンピュータの処理手順を示すフ
ローチャート、第4図(B)はスレーブコンピュータの
処理手順を示すフローチャート、第5図はマスクパター
ンデータ分割法説明図、第6図は簡略化したマスクパタ
ーンの分割領域と境界周辺領域の関係を示す図、 第7図は分割線付近の図形処理説明図である。 12 図中、 10はマスタコンピュータ 12A,12Bは外部記憶装置 16はパラレルプロセッサ 161〜16Nはスレーブコンピュータ20はマスクパ
ターン 22iは分割領域 24iは境界周辺領域 26iは分担領域 a 20:マスクパターン 22ド分割領域 241:境界周辺領域 26j :分担領域 PL,P2 :図形 Xi,X2,Yl,Y2 :分割線 特開平3 103980(8)
Claims (1)
- 【特許請求の範囲】 1つのマスタコンピュータ(10)と、該マスタコンピ
ュータとデータの送受を行なう複数のスレーブコンピュ
ータ(161〜16N)とを備え、該マスタコンピュー
タは、各分割領域の図形データ量が略等しくなるように
マスクパターンを分割し(10a)、その1つの分割領
域と該分割領域の境界周辺領域とを合わせた分担領域の
図形データを1つの該スレーブコンピュータへ送信し(
10b)、 各該スレーブコンピュータは、互いに独立に、該マスタ
コンピュータから受信した図形データを処理し(16a
、16b)、その処理結果を該マスタコンピュータへ送
信し(16c)、 該マスタコンピュータは、該スレーブコンピュータから
受信した処理結果のうち重複する部分を取捨選択して重
複のない全処理結果を得る(10c、10d)ことを特
徴とするマスタスレーブ型マルチプロセッサシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24266689A JP2831049B2 (ja) | 1989-09-19 | 1989-09-19 | マスタスレーブ型マルチプロセッサシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24266689A JP2831049B2 (ja) | 1989-09-19 | 1989-09-19 | マスタスレーブ型マルチプロセッサシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03103980A true JPH03103980A (ja) | 1991-04-30 |
JP2831049B2 JP2831049B2 (ja) | 1998-12-02 |
Family
ID=17092437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24266689A Expired - Fee Related JP2831049B2 (ja) | 1989-09-19 | 1989-09-19 | マスタスレーブ型マルチプロセッサシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2831049B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118779A (ja) * | 2009-12-04 | 2011-06-16 | Canon Inc | 画像処理装置及びその制御方法 |
US10496585B2 (en) | 2015-06-25 | 2019-12-03 | Nec Corporation | Accelerator control apparatus, accelerator control method, and storage medium |
-
1989
- 1989-09-19 JP JP24266689A patent/JP2831049B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118779A (ja) * | 2009-12-04 | 2011-06-16 | Canon Inc | 画像処理装置及びその制御方法 |
US10496585B2 (en) | 2015-06-25 | 2019-12-03 | Nec Corporation | Accelerator control apparatus, accelerator control method, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
JP2831049B2 (ja) | 1998-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030005390A1 (en) | Pattern correction method, apparatus, and program | |
JP2541539B2 (ja) | 図形処理装置 | |
US20100229145A1 (en) | Use Of Graphs To Decompose Layout Design Data | |
KR20150093472A (ko) | 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법 | |
JPH04350758A (ja) | 多重処理能力を備えたワークステーション | |
JPH03103980A (ja) | マスタスレーブ型マルチプロセッサシステム | |
CN115630600B (zh) | 用于版图处理的方法、设备和介质 | |
US6832358B2 (en) | System and method for providing burst licensing in a circuit simulation environment | |
JP2010500692A (ja) | 階層的プロセッサ構成によるマルチプロセッサアーキテクチャ | |
JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
US8640059B2 (en) | Forming separation directives using a printing feasibility analysis | |
JP2000029670A (ja) | 乱数生成方式 | |
JP6638362B2 (ja) | 演算処理装置、演算処理システムおよび演算処理方法 | |
US20130145340A1 (en) | Determination Of Uniform Colorability Of Layout Data For A Double Patterning Manufacturing Process | |
CN113723042B (zh) | 接口位置的布局方法及装置、电子设备及存储介质 | |
JP7493687B2 (ja) | 生産計画装置、生産計画方法、及び生産計画プログラム | |
JP2734649B2 (ja) | 曲面と直線の間の交点算出方式 | |
US20130338992A1 (en) | Method for simulating a system | |
JP3001938B2 (ja) | マスクの製造方法及び露光データ作成装置 | |
JP3132554B2 (ja) | 半導体装置の自動レイアウト設計方法および装置 | |
Bell | A surge for solid state: Revitalization of the US semiconductor industry may depend on supplying unconnected transistors and letting the buyer specify on-chip interconnections | |
JP3716747B2 (ja) | 接続ピン番号対応データ生成システム | |
JP2727615B2 (ja) | 論理シミュレーション装置 | |
JPH04344979A (ja) | パターンレイアウト検証装置 | |
JPH0778806B2 (ja) | 並列計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |