JPH0778806B2 - 並列計算機システム - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 〔概要〕 階層化ブロック構造を記述できる言語で記述された階層
化論理ブロックに対して行う配置・配線（レイアウト）
の設計処理において、該階層的レイアウト設計手法にお
いて通常行われる設計対象全体の設計面積（フロアプラ
ン）の決定から、該設計対象を、上記階層化論理ブロッ
クを示す情報に基づいて複数に分割した各論理ブロック
に対する設計面積の決定，その又内部の分割された各論
理ブロックに対する設計面積の決定処理へと、トップダ
ウンで進む設計面積の自動決定処理と，最下層の論理ブ
ロックについて、上記与えられた設計面積において行わ
れた配置・配線処理の結果に基づいて、上位の階層化論
理ブロックについて、与えられた設計面積を用いて行わ
れる配置・配線処理へとボトムアップで進める配置・配
線処理とを、上記各階層における論理ブロック間での処
理と，各論理ブロックでの処理とに分割し、複数個の計
算機（セル）上で並列に動作させるようにしたものであ
る。

〔産業上の利用分野〕

本発明は、階層化ブロック構造を記述できる言語で記述
された階層化論理ブロックに対して行う配置・配線（レ
イアウト）の設計処理を、複数個の計算機（セル）で並
列に実行させる並列計算機システムに関する。

自動レイアウト設計は、近年の超高集積化（VLSI）回路
での素子数の増大により、益々重要な技術となってきて
いる。

又、該素子数の増大は、自動レイアウト設計を行う時の
計算機（セル）での、処理時間の大幅増大に繋がってお
り、100％レイアウト，高密度レイアウトの為の設計面
積（フロアプラン）の再定義，配置・配線（レイアウ
ト）結果を元にした再自動配置等、その処理量は指数関
数的に増大していく動向にある。

この為、該レイアウト設計の密度を落とすことなく、短
い処理時間でレイアウト設計を実行することができるレ
イアウト設計システムが要求される。

一方、膨大な処理時間を必要とする。例えばレイアウト
処理等を高速に実行するする手段として、多数の計算機
（セル）を、例えば、階層的に接続し、それぞれの計算
機（セル）が上位，又は下位の計算機（セル）からの設
計情報によって自主的，且つ協調的に反応し、結果とし
て統一されたシステムとして動作する所謂‘ホロン（Ho
lon）の概念’を備えた並列の計算機システムが知られ
ている。

一般に、上記のように配置・配線処理は、設計情報が与
えられると、予め定められたアルゴリズムによって自立
的に処理できることに着目すると、上記自律動作と，協
調動作による並列システムによって、上記膨大な処理時
間を必要とする配置・配線処理を高速に実行できること
が期待できる。

〔従来の技術と発明が解決しようとする問題点〕

第３図は、従来の自動レイアウト実行方式を説明する図
であり、（ａ）は逐次型計算機で行う場合を示し、
（ｂ）は並列の計算機システムで行う場合を示してい
る。

（ａ）の逐次型は現在一般に行われている方式で、設計
対象のチップが、例えば、論理ブロックA,Bに分割で
き、各論理ブロックA,Bは、それぞれ、更に論理ブロッ
クA1〜A3と,B1,B2に分割できる場合の配置・配線処理の
手順を示したものである。

従来の逐次型で処理される場合、自動フロアプラン（設
計面積の決定）処理１から、各論理ブロックでのレイア
ウト（配置・配線）処理2_a1〜，2_b1〜，を順番に処理し
てゆき、各階層での論理ブロック間2a,2b,2での自動配
置・配線処理も逐次型で実行している。

更に、各処理2_a1〜等において、100％の配置・配線がで
きない時には、該配置・配線の再処理，或いは、上位の
フロアプランの処理１から再実行することも、総て逐次
処理で行っている。

従って、該逐次型自動レイアウト処理においては、階層
化された各論理ブロック間の配置・配線処理の並列性を
生かすことがない為、論理回路の大規模化に伴い、各論
理ブロックでの配置・配線の繰り返しの上に、階層化さ
れた論理ブロックの上層部でのフロアプランの変更によ
る、各論理ブロックでの配置・配線の再処理等、その処
理時間は指数関数的に増大し、現実的でなくなってくる
と云う問題があった。

次に、（ｂ）で示した、従来の並列レイアウト方式につ
いて説明する。

ここで示した並列レイアウト方式は、所謂迷路法と呼ば
れている配線手法を複数個の計算機（セル）で実行させ
るもので、要約すると以下の通りとなる。

先ず、（ｂ）図の（ロ）で示したように、配線領域をグ
リッドと呼ぶ最小単位に分割しておき、該グリッドの
群、例えば、本例では３×４グリッド（太枠で示す）群
毎を、各計算機（セル）（CPU0〜15）に割り当て、それ
ぞれの領域において、各計算機（セル）（CPU0〜15）
が、それぞれの領域内で、上記迷路法による配線処理を
行う。

該迷路法では、★印で示した配線ターゲットに対して、
グリッド単位に、特定の手順｛例えば、右廻りで、配線
ターゲットに対する配線方向（矢印“→”で示す）を決
定する等｝で、図示の如き配線方向を決定する。

該各グリッドでの配線方向が決まると、始点の配線ター
ゲットから、該矢印“→”に従って、各グリッドを追跡
し、最短距離で終点の配線ターゲット迄の経路を決定す
る。

従って、（ａ）図で示した複数個の計算機（セル）（CP
U0〜15）において、各計算機（セル）に割り当てられて
いる配線領域に存在する、３×４グリッド内での各グリ
ッド単位の配線方向を決定する場合、隣接する計算機
（セル）から、該隣接しているグリッドでの配線方向デ
ータを受信して、当該配線領域内での、各グリッドの配
線方向を決定する必要があり、各計算機（セル）に割り
当てられる分割単位が小さくなる程、隣接計算機（セ
ル）との通信量が増加してしまうと云う問題があった。

本発明は上記従来の欠点に鑑み、階層化設計における、
各論理ブロックでの配置・配線処理の間に存在する並列
性に着目し、各階層での各論理ブロックでの配置・配線
設計を、それぞれ１つの計算機（セル）で行わせる方法
を提供することを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明による並列レイアウト方式の原理図であ
り、（ａ）は全体の処理の流れを示し、（ｂ）は１つの
計算機（セル）における処理を示している。

本発明においては、他の複数個の計算機（セル）との間
の通信機能を有する計算機（セル）を、階層的に，或い
は共通バスを介して接続した並列計算機システムを用い
て、階層化ブロック構造を記述できる言語で記述された
各階層化論理ブロックに対する配置・配線（レイアウ
ト）処理を、上記複数個の計算機で並列に実行する並列
計算機システムにおいて、 各計算機（セル）21,22,〜が上位の配置・配線処理を要
求する計算機（セル）20,21,〜から与えられた、上記階
層化ブロック構造で記述された論理回路図情報に基づい
て、複数個の論理ブロックに分割できる場合には、当該
論理ブロックに分割して、それぞれの論理ブロックに対
して、設計面積（フロアプラン）を決定した後、空いて
いる計算機（セル）21,22,〜を下位の計算機として選択
して、該計算機（セル）21,22,〜に上記論理ブロック情
報と，設計面積（フロアプラン）からなる設計情報を通
知し、配置・配線命令を発行して、該配置・配線処理を
行わせる第１の手段と、 上記各計算機（セル）20,21,〜で上記与えられた論理ブ
ロックについて、下位の複数個の論理ブロックに分割し
て、下位の計算機（セル）21,22に、該分割された複数
論理ブロック間の配置・配線処理を上記第１の手段で
依頼したとき、該下位の計算機（セル）21,22,〜で該配
置・配線を行った結果を、上記下位の配置・配線処理の
要求元の計算機（セル）20,21,〜に通知する第２の手段
と、 上記第２の手段で通知された下位の計算機（セル）2
1,22,〜からの配置・配線結果が、各計算機（セル）20,
21,〜で上記与えられた論理ブロック内の上記分割され
た複数個の論理ブロック間について、100％の配置・配
線ができている場合には、当該配置・配線結果情報に基
づいて、上記配置・配線の完了した論理ブロックを標準
セルと見なして，或いは上記上位の配置・配線処理の要
求元の計算機（セル）20.21,〜から与えられた論理ブロ
ックが、最早、複数個の論理ブロックに分割できない最
下層の論理ブロックである場合には、標準セルに関する
設計情報に基づいて、該最下層の論理ブロック間につい
て、標準セルに関する自動配置・自動配線処理を行う第
３の手段と、 上記第２の手段で通知された下位の計算機（セル）2
1,22,〜からの配置・配線結果が、各計算機（セル）20,
21,〜で上記与えられた論理ブロック内の上記分割され
た複数個の論理ブロック間について、100％の配置・配
線ができなかった場合には、上記複数個に分割した各論
理ブロックに対する設計面積（フロアプラン）を変更し
て、再度下位の計算機（セル）21,22,〜に、上記分割し
た論理ブロック間の回路図情報と、該変更した設計面積
（フロアプラン）からなる設計情報を通知して、配置・
配線命令を発行し、配置・配線処理を行わせる第４の手
段とを、各計算機（セル）20,21,22,〜に設けて、 上記複数個の各計算機（セル）20,21,22,〜がそれぞ
れ、並列に上記第１の手段，又は第２の手段，又
は、第４の手段で通知された情報に基づいて、上記第
３の手段で定められた配置・配線処理を実行すること
によって、該計算機（セル）20,21,22,〜に与えられた
論理ブロックに対する配置・配線処理を行うように構成
する。

〔作用〕 即ち、本発明によれば、階層化ブロック構造を記述でき
る言語で記述された階層化論理ブロックに対して行う配
置・配線（レイアウト）の設計処理において、該階層的
レイアウト設計手法において通常行われる設計対象全体
の設計面積（フロアプラン）の決定から、該設計対象を
上記階層化論理ブロックを示す情報に基づいて、複数に
分割した各論理ブロックに対する設計面積の決定，その
又内部の分割された各論理ブロックに対する設計面積の
決定処理へと、トップダウンで進む設計面積の自動決定
処理と，最下層の論理ブロックについて、上記与えられ
た設計面積において行われた配置・配線処理の結果に基
づいて、上位の階層化論理ブロックについて、与えられ
た設計面積を用いて行われる配置・配線処理へとボトム
アップで進める配置・配線処理とを、上記各階層におけ
る論理ブロック間での処理と，各論理ブロックでの処理
とに分割し、複数個の計算機（セル）上で並列に動作さ
せるようにしたものであるので、１つの計算機（セル）
での配置・配線処理が終了しないと、上位の計算機（セ
ル）との通信を行うことがなく、各計算機（セル）での
処理の均一化が図られ，且つ高速に配置・配線処理がで
きる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第２図は本発明の一実施例をブロック図で示した図であ
り、共通バス３による計算機（セル）（CPU0〜９）間の
通信手段と、該共通バスアービタ（CAB）31が本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。

以下、第１図を参照しながら、第２図によって、本発明
による並列計算機システムを説明する。

先ず、ホスト計算機（HOST）20′は配置・配線処理を行
いたいユーザデータを持っていて、該データ（論理回路
データ）を、複数個の計算機（セル）（CPU020〜CPU92
2）で示す並列計算機システムに送出することにより、
後は、それぞれの計算機（セル）（CPU020〜CPU922）
が、上位の計算機（セル）20,〜から与えられた論理回
路データのブロック分割と設計面積（フロアプラン）の
決定を行い、該ブロック分割の情報と設計面積（フロア
プラン）とからなる設計面積を、下位の空いている計算
機（セル）に通知して、配置・配線命令を発行（上記第
１の手段）し、各計算機（セル）は、予め、定められ
た手順により、下位の論理ブロックへの分割と、設計面
積（フロアプラン）を設計して、より下位の計算機（セ
ル）へ通知し、配置・配線命令を発行することを繰り返
し、各計算機（セル）は、下位の計算機（セル）に対す
るフロアプラン処理｛下位の論理ブロックへの分割と、
設計面積（フロアプラン）の決定処理とうからなるフロ
アプラン処理｝と，下位の計算機（セル）からの配置・
配線の結果通知（上記第２の手段）を受けて、自己に
通知されている論理ブロック内の上記下位の論理ブロッ
ク間の配置・配線の処理（上記第３の手段）を行う。

上記ユーザデータは、階層化ブロック構造を記述できる
特定の言語で記述された論理回路図情報であって、各計
算機（セル）（CPU020〜CPU922）は、該ユーザデータを
見ることにより、ある階層での論理ブロックが，より下
位の論理ブロックに分割できるかどうかを認識すること
ができる。

該レイアウトシステムの最上位の計算機（セル）（CPU
0）20が、ホスト計算機（HOST）20′からチップ全体の
論理回路と，チップ面積を受け取り、該チップが階層化
設計されているならば、各論理ブロックに対するフロア
プランを行い、例えば、空いている計算機（セル）（CP
U1）21〜を下位の計算機（セル）として選択し、該選択
した下位の計算機（セル）（CPU1）21〜に、該論理ブロ
ックの論理回路図と設計面積を送出する。

上記論理回路図と設計面積のデータを受け取った計算機
（セル）（CPU1）21〜は、その論理ブロックが階層化設
計されていて、更に分割できるならば、上位の計算機
（セル）（CPU0）20〜と同じ動作をし、該データが最下
層のデータであると、例えば、該最下層の論理回路デー
タであると、最早、更に、下位の論理ブロックに分割で
きないので、該論理ブロックを標準セルと見なして、該
標準セル間についての自動配置，自動配線処理を行
う。ここで、標準セルとは、配置・配線すべき論理回路
の最小の単位となる部品のことを指しており、所謂ゲー
トアレイLSIの設計に使用される用語である。従って、
この場合には、「回路部品間についての配置・配線処
理」と言い変えることができる。その回路部品間の配置
・配線結果を、上記データを貰った上位の計算機（セ
ル）（CPU1）20〜へ返送する。

論理回路図と設計面積のデータを分配した各計算機（セ
ル）21,22〜から配置・配線結果が返ってくると、上位
の計算機（セル）20,21〜は、それらの論理ブロックを
使用して、当該階層における論理ブロック間の配置・配
線処理を行う。

若し、返送されてきた結果の中に、100％配線のできて
いないものがあると、他の論理ブロックの配置・配線密
度を参照しながら、設計面積の決定（フロアプラン）の
変更を行い、再び他の計算機（セル）（CPU1）21〜に配
置・配線処理を依頼する。

この処理の繰り返しにより、自己のレイアウトが完成す
れば，又は100％できなくても、その結果を更に上位の
計算機（セル）（CPU0）20〜に返送する。

このように、トップダウン，ボトムアップの設計情報の
通信を計算機（セル）間同士で自動的に行う。

この時の計算機（セル）間通信は、本レイアウトシステ
ムの最上位にある計算機（セル）（CPU0）20が、例え
ば、各計算機（セル）21,22,〜が共通バス３の特定ビッ
トで示す空き表示フラグを検知したとき、共通バスアー
ビタ（CBA）31に、該共通バス３に対するバス獲得要求
を送出し、共通バス使用権が得られると、当該計算機
（セル）間で上記通信を行う。

本実施例においては、共通バス３を介しての通信方式を
示したが、この方式に限るものではなく、例えば、第１
図（ａ）に示したように階層的に上位の計算機（セ
ル），下位の計算機（セル）間で通信路を形成する方式
を採っても良いことは云う迄もないことである。

又、該計算機（セル）間の接続を、格子状に，且つ階層
的に接続路を設けて計算機（セル）間通信を行う方法も
ある。

何れの方式においても、本発明においては、１つの計算
機（セル）が、他の空いている計算機（セル）を検知，
選択して、該計算機（セル）に配置・配線処理用の設計
情報（論理回路図情報と，設計面積情報）を送出する所
にポイントがある。

次に、該選択された１つの計算機（セル）（CPU1）21〜
内での処理を以下に説明する。

先ず、何も仕事を貰っていない時は、前述の空き表示フ
ラグを‘オン’として空き計算機（セル）であることを
立候補する。例えば、第２図の共通バス３の特定のビッ
トにフラグを立てる。

ここで、上位の計算機（セル）、例えばCPU020から論理
回路図と，設計面積情報が与えられると、その中で使用
している論理ブロックデータを取り出し、フロアプラン
を行った後、下位の計算機（セル）群の中で、上記空き
表示を行っている計算機（セル）（CPU5）22〜を選択
し、｛第１図（ａ）参照｝、各論理ブロックに対応した
論理回路図と，設計面積情報とを、それぞれの計算機
（セル）（CPU5）22〜に与える。

ここで、若し空いている計算機（セル）が検知できなけ
れば、自計算機（セル）内の１つのタスクとしてマルチ
タスクの形式で、該複数個の論理ブロックに対する配置
・配線処理を行う。

このようにして、自計算機（セル）（CPU5）22〜での配
置・配線の実行条件が整うと（例えば、配置に使用する
要素が総て標準セルか，或いは該処理を依頼した論理ブ
ロックの設計が総て100％レイアウト完了した場合
等）、当該標準セル間，或いは、レイアウトの完了した
論理ブロック間において、自動配置・配線を行って、
そのレイアウト結果を、当該設計データを受け取った上
位の計算機（セル）（CPU1）21〜に返送する。

配置・配線処理を依頼した計算機（セル）（CPU5）22〜
等の中に、100％のレイアウトが出来なかったものがあ
れば、前述のように、その他の論理ブロックのレイアウ
トの混雑度から、当該階層を構成している論理ブロック
全体の設計面積の変更処理を行い、該設計面積の変更
のあった論理ブロックに対して、再度空き計算機（セ
ル）（CPU5）22〜を選択して、再度配置・配線処理の依
頼を行う。上記の〜で示した各手段は、各計算機
（セル）（CPU0〜９）を、例えば、共通バスで繋いで、
上記〜で示した処理を行うプログラムを各計算機
（セル）（CPU0〜９）にインプリメントし、それぞれの
各計算機（セル）（CPU0〜９）が該インプリメントされ
たプログラムを実行することにより実現される。

このように、本発明は、階層化論理ブロック構造を認識
できる言語で記述された階層化論理ブロックに対するレ
イアウト処理を行うのに、該階層化論理ブロックの回路
図情報を受け取った計算機（セル）が、該階層を構成し
ている複数の論理ブロックに分割し、それぞれの論理ブ
ロックに対する設計面積を決定し、下位の計算機（セ
ル）に送出して、レイアウト処理を依頼する。

各計算機（セル）では、該依頼された設計情報（論理回
路図と，設計面積）に基づいて、レイアウト処理を独立
に実行し、結果を上記設計情報を受けた上位の計算機
（セル）に返送する。

若し、該レイアウト処理で100％のレイアウトが出来な
かった論理ブロックを認識すると、他の論理ブロックを
含めて、当該論理ブロックに対する設計面積を変更し、
再度レイアウト処理を依頼するが、100％のレイアウト
ができている場合、或いは最下層でのレイアウト処理で
は、該レイアウトを完了している論理ブロック間，或い
は標準セルについて自動配置・配線処理を行うことを繰
り返すことにより、複数の計算機（セル）で、独立に，
且つ並列に，フロアプラン，レイアウト処理を行うよう
にした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の並列レイアウト
方式は、階層化ブロック構造を記述できる言語で記述さ
れた階層化論理ブロックに対して行う配置・配線（レイ
アウト）の設計処理において、該階層的レイアウト設計
手法において通常行われる設計対象全体の設計面積（フ
ロアプラン）の決定から、該設計対象を上記階層化論理
ブロックを示す情報に基づいて、複数に分割した各論理
ブロックに対する設計面積の決定，その又内部の分割さ
れた各論理ブロックに対する設計面積の決定処理へと、
トップダウンで進む設計面積の自動決定処理と，最下層
の論理ブロックについて、上記与えられた設計面積にお
いて行われた配置・配線処理の結果に基づいて、上位の
階層化論理ブロックについて、与えられた設計面積を用
いて行われる配置・配線処理へとボトムアップで進める
配置・配線処理とを、上記各階層における論理ブロック
間での処理と，各論理ブロックでの処理とに分割し、複
数個の計算機（セル）上で並列に動作させるようにした
ものであるので、１つの計算機（セル）での配置・配線
処理が終了しないと、上位の計算機（セル）との通信を
行うことがなく、各計算機（セル）での処理の均一化が
図られ，且つ高速に配置・配線処理ができる効果があ
る。

【図面の簡単な説明】

第１図は本発明による並列レイアウト方式の原理図， 第２図は本発明の一実施例をブロック図で示した図， 第３図は従来の自動レイアウト実行方式を説明する図， である。 図面において、 1,2a₁〜，2b₁〜,2a,2b,2は従来のレイアウト処理,20,2
1,22〜は計算機（セル）（CPU0,CPU1,〜,CPU5〜）,20′
はホスト計算機（HOST），〜は本発明のレイアウト
処理，をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】他の複数個の計算機との間の通信機能を有
   する計算機を、階層的に，或いは共通バスを介して接続
   した並列計算機システムを用いて、階層化ブロック構造
   を記述できる言語で記述された各階層化論理ブロックに
   対する配置・配線処理を、上記複数個の計算機で並列に
   実行する並列計算機システムにおいて、 各計算機が上位の配置・配線処理を要求する計算機から
   与えられた、上記階層化ブロック構造で記述された論理
   回路図情報に基づいて、複数個の論理ブロックに分割で
   きる場合には、当該論理ブロックに分割して、それぞれ
   の論理ブロックに対して、設計面積を決定した後、空い
   ている計算機を下位の計算機として選択して、該計算機
   に上記論理ブロック情報と，設計面積からなる設計情報
   を通知し、配置・配線命令を発行して、該配置・配線処
   理を行わせる第１の手段と、 上記各計算機で上記与えられた論理ブロックについて、
   下位の複数個の論理ブロックに分割して、下位の計算機
   に、該分割された複数ブロック間の配置・配線処理を上
   記第１の手段で依頼したとき、該下位の計算機で配置・
   配線を行った結果を、上記上位の配置・配線処理の要求
   元の計算機に通知する第２の手段と、 上記第２の手段で通知された下位の計算機からの配置・
   配線結果が、各計算機で上記与えられた論理ブロック内
   の上記分割された複数個の論理ブロック間について、配
   置・配線が完了している場合には、当該配置・配線結果
   情報に基づいて、上記配置・配線の完了した論理ブロッ
   クを標準セルと見なして，或いは上記上位の配置・配線
   処理の要求元の計算機から与えられた論理ブロックが、
   最早、複数個の論理ブロックに分割できない最下層の論
   理ブロックである場合には、標準セルに関する設計情報
   に基づいて、該最下層の論理ブロック間について、標準
   セルに関する自動配置・自動配線処理を行う第３の手段
   と、 上記第２の手段で通知された下位の計算機からの配置・
   配線結果が、各計算機で上記与えられた論理ブロック内
   の上記分割された複数個の論理ブロック間について、配
   置・配線が完了しなかった場合には、上記複数個に分割
   した各論理ブロックに対する設計面積を変更して、再度
   下位の計算機に、上記分割した論理ブロック間の回路図
   情報と、該変更した設計面積からなる設計情報を通知し
   て、配置・配線命令を発行し、配置・配線処理を行わせ
   る第４の手段とを、各計算機に設けて、 上記複数個の各計算機がそれぞれ、並列に上記第１の手
   段，又は第２の手段，又は第４の手段で通知された情報
   に基づいて、上記第３の手段で定められた配置・配線処
   理を実行することによって、該計算機に与えられた論理
   ブロックに対して配置・配線処理を行うことを特徴とす
   る並列計算機システム。