JPH03102878A - 電気的消去可能半導体不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータ、ＩＣカードなどの電子機器
に用いられている電気的消去可能半導体不揮発性メモリ
に関する。

〔発明の概要〕

この発明は、浮遊ゲート型の電気的消去可能半導体不揮
発性メモリ　（以下ＥＥＰＲＯＭと略す。

Ｅ　Ｅ　Ｐ　Ｒ　Ｏ　Ｍ　：　Ｅｌｃｔｒｉｃａｌｌｙ
　Ｅｒａｓａｌｄｅ　ＰｒｏｇｒａｍａｌｄｅＲｅａｄ
　Ｏｕｌｙ　Ｍｅｍｏｒｙ）において、ソース領域とド
レイン領域との間のチャネル領域に、消去電圧低電圧化
ドーピング領域を設けることにより、消去電圧を低くし
、消去時に発生するゲー１・絶縁膜中の正孔トランプを
減少させ、非選択メモリへの誤書込みを防止するように
したものである。

〔従来の技術〕

従来、第２図に示すようにＰ型シリコン基板１の表面に
Ｎ゛型のソース領域２及びドレイン領域３を設け、ソー
ス領域２とドレイン領域３との間の半導体基板１の表面
であるチャネル領域上に約１００人ゲート酸化膜４を介
して浮遊ゲート電極５を設け、さらに浮遊ゲート電極５
の上に制御ゲート絶縁膜６を介して制御ゲート電極７を
設けたＥＥＰＲＯＭが知られている。例えばＳ．Ｈａｄ
ｄａｄ　ｅｔａｌ　”Ｍｅｎｏｒｙ　Ｃｅｌｌｓ”　Ｉ
ＥＥＥ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣ［！　ＬＥＴＴ
ＥＲＳ，ＶＯＬ．１０，　Ｎｏ　３　，　ＭＡＲＣＨ　
１９８９　ｐｐｌｌ７−１１９ニ開示されている。

〔発明が解決しようとする課題〕

しかし、従来の電気的消去可能半導体不揮発性メモリ　
（ＥＥＦＲＯＭ）は、例えば、ソース頷域２に約１５Ｖ
の消去電圧を印加して、浮遊ゲート電極５中の電子を絶
縁膜を介してソース領域２へ抜き取ることにより情報の
電気的消去を行う場合、ソース領域２と基板ｌと接触し
ている表面部分で表面ブレイクダウンにより多量のホッ
トキャリアが発生し、その一部のホットホールがゲート
絶縁膜に浦獲される。その結果、非選択のメモリセルに
おいて、制御ゲート電極２に書き込み電圧（例えば１２
．５Ｖ）が印加された場合、捕獲された正孔が基板１か
ら浮遊ゲート電極５へ電子注入を増加させることにより
、消去後の闇値電圧が増加してしまう欠点があった。

そこで、この発明は従来のこのような欠点を解決するた
め、電気的消去後制御ゲート電極７に書き込み電圧を印
加しても闇値電圧が変化しない電気的消去可能半導体不
揮発性メモリを得ることを目的としている。

〔課題を解決するための手段〕

上記問題点を解決するために、この発明はソース領域と
ドレイン領域との間の半導体基板表面に消去電圧低電圧
ドーピング領域を設けた構戒とし、消去後メモリへの誤
書き込みを防止するようにした． 〔実施例〕 以下に、この発明の実施例を図面に基づいて説明する。

実施例としては、半導体領域としてＰ型シリコン基板を
用いたＮ型電気的消去可能半導体不揮発性メモ・りの場
合について説明する。しかし、半導体領域として、絶縁
膜上の半導体あるいは半導体基板表面に設けられた半導
体領域でも、本発明は実施できることは言うまでもない
．Ｐ型シリコン基仮ｌの表面に、ドナー不純物を含んだ
消去電圧低電圧化ドーピング頷域８を形成し、その上に
ゲート絶縁膜４を介して浮遊ゲート電極５，制御ゲート
絶縁膜６及び制御ゲート電極７を形或する。さらに、Ｎ
型ソース領域２及びドレイン領域３を基板ｌの表面に浮
遊ゲート電極５をマスクとして自己整合的に形成する。

ここで、制御ゲート電極７は、制御ゲート絶縁Ｈ’Ｊ６
を介して浮遊ゲート電極５と強く容量結合しており、制
御ゲート電極７へ電圧を印加することにより、間接的に
浮遊ゲート電極５の電位を制御することができる。

まず、第１図のような浮遊ゲート型電気的消去可能半導
体不揮発性メモリ　（ＥＥＰＲＯＭ）の読み出し方法に
ついて説明する。制御ゲート電極７に一定電圧を印加し
た状態での、ソース領域２とドレイン領域３との間の半
導体基仮１の表面であるチャネル領域のインピーダンス
を検出することにより、情報を読み出すことができる。

即ち、浮遊ゲート電極５に多数の電子が注入されている
場合は、インピーダンスは高く、逆に浮遊ゲート電極５
に少数の電子しか入っていない場合は、チャネルインピ
ーダンスは低くなる．従って、浮遊ゲート電極５の中の
電子密度によって、チャネルインピーダンスが変化する
ことから情報を読み出すことができる。この情報は、浮
遊ゲート電極５の中の電子量に対応する。従って、通常
動作（読み出し及び保存状態）では、情報は変化しない
。情報を変える場合は、情報の消去、書き込みを行う。

本発明の説明では、消去として浮遊ゲート電極５から電
子が抜き取る場合を考え、書き込みとして浮遊ゲート電
極５に電子を注入する場合を考える．しかし、本質的に
は消去と書き込みが反対に用いられても、ＥＥＰＲＯＭ
として使用できることは言うまでもない．まず、書き込
み方法について説明する。浮遊ゲート電８ｉｌ５に電子
を注入する、いわゆる書き込み方法は２つの方法がある
。ホットエレクトロン注入とトンネル注入である。ホッ
トエレクトロン注入は、浮遊ゲート電極５の下の半導体
基板１の表面に、基板１とゲート絶縁膜４との間の電位
障壁以上の高エネルギーのホットエレクトロンを発生し
、その一部を浮遊ゲート電極５に注入する方法である。

高エネルギーのホットエレクトロンを発生するにはソー
ス領域２とドレイン領域３との間に４〜ＩＯＶの電圧を
印加し、制御ケート電極７に５〜１５Ｖの電圧を印加す
ればよい。

チャネル電流が流れ、その一部の電子はソース領域２と
ドレイン領域３との間の電圧によって高エネルギーを得
て、ホットエレクトロンになる。発生したホットエレク
トロンの一部は、制御ゲート電極７に印加された電圧に
よって、浮遊ゲート電極５に注入される．ホットエレク
トロンを発生するためには、基板ｌの表面の濃度を１０
”ａｔｏｍ／ｃ＋１以上に高く形威した方が良い。また
、ソース領域２とドレイン領域３との間の距離を０．３
一以下にすれば、ドレイン領域３への印加電圧を５ｖ以
下にしても書き込みを行うことができる。距離が０．３
瀾以下になると、ソース頭域２から流れ出す電子が、ほ
とんどエネルギーを失わずにドレイン領域３に達するこ
とができるために、低いドレイン電圧で注入することが
できる。また、本発明においては、第１図に示したよう
にドナー不純物を含んだ消去電圧低電圧化ドーピング領
域８を形成し、基板ｌの電気的表面濃度を薄く形威して
いる。しかし、このド・−ピング領域８の深さと、拡散
係数の小さな不純物を用いて浅く形戒することにより、
ホットエレクトロンの発生率を変えないで形成すること
ができる。例えば、不純物と砒素を用いればよい。砒素
をイオン注入により、３ｘ１０＋ｘｃＩ１−，まで注入
しても、書き込み用のドレイン電圧を増加する必要はな
い．次に、別の書き込み方法であるトンネル注入につい
て説明する。基板１及びソース領域２あるいはドレイン
領域３をＯｖにして、制御ゲート電極７に１０〜１５Ｖ
の高電圧を印加する．ゲート絶縁膜４として、例えば約
１００人の二酸化シリコン膜を用いると、ゲート絶縁膜
４に約１０ＭＶ／ａａ程度の電界が加わる。その結果、
ゲート絶縁Ｍ４にトンネル電流が流れ、基板１より浮遊
ゲート電極５への電子が注入される。トンネル注入はゲ
ート絶縁膜４に高電界を印加すれば注入できるので、基
板１の濃度に依存しない方法である。

従って、本発明のドーピング領域８を形成しても、トン
ネル注入をすることはできる。

次に、浮遊ゲート電極５の中の電子を抜き取る消去方法
について説明する。基板１及び制御ゲート電極７にＯＶ
印加した状態で、ソース領域２（ドレイン領域３でもよ
い）に約１５Ｖの高電圧を印加する。浮遊ゲート電極５
とソース領域２との間の絶縁膜（一般には、ゲート絶縁
膜４と同じ膜になる）を、例えば、約１００人の二酸化
シリコン膜で形或すれば、その薄い二酸化シリコン膜に
高電界が加わり、浮遊ゲート電極５の中の電子がソース
領域２へとトンネル電流により抜き取られる．このトン
ネル電流を流す膜をトンネル絶縁膜（酸化膜の場合は、
トンネル酸化膜）と言う。第１図の実施例の場合は、ゲ
ート絶縁膜４がトンネル絶縁膜と同時に形成した構造で
ある。

本発明においては、チャネル表面に消去電圧低電圧化ド
ーピング領域８を設けてある。第３図は表仮表面の不純
物分布図を示している。書き込み方法として、チャネル
ホットエレクトロン注入を用いる場合は、書き込み電圧
を下げるために、表面濃度を高くする必要がある。表面
に深く形威されたボロンドーピングは、書き込み用に設
けられている。但し、トンネル注入を用いて書き込む場
合は、このポロンドーピングは必要ない。表面近傍にド
ーピングされている砒素が、消去電圧低電圧化ドーピン
グ領域８の分布を示している。この深さは、ＥＥＦＲＯ
Ｍが読み出し時に低インピーダンス状態のときに形成さ
れる空乏層より浅く形戒される。空乏層より深くなると
、チャネルインピーダンスが、浮遊ゲート電極５の中の
電子量によって変化しにくくなってしまう。従って、空
乏層より浅く形威するために、砒素のような拡散係数の
小さいドーバントを用いる必要がある。リンは、拡散係
数が大きいために、本発明にも適用しにくい。

本発明のＥＥＰＲＯＭは、消去電圧低電圧化ドーピング
８Ｊ域８を設けている結果、紫外線照射後のＥＥＦＲＯ
Ｍの制御ゲート電極７に対する閾値電圧ｖｔｃａ。は、
第４図のようになる。即ち、消去電圧低電圧化ドーピン
グ領域８の砒素のイオン注入量を増加するとともに、闇
値電圧ｖ　ｔｃｃ。は減少する。ドーピング領域８がな
い場合のＶＴＣＧ６は、約ｌ〜２Ｖであるが、ドーピン
グ領域８の形威によりＯＶ以下になる。

第５図は、誤書き込み璧（消去後ＩＪ値電圧の変化量；
ΔＶｔｃｃ　）のゲートディスクーブ時間依存性図であ
る。ソース領域２に高電圧を印加することにより、電気
的消去を行い、闇値電圧を約１．５■にした後に、制御
ゲート電極７に書き込み電圧である１２．５Ｖ印加した
場合の闇値電圧の変化の制御ゲート電極７への書き込み
電圧印加時間依存性である。制御ゲート電極７に書き込
み電圧を印加している場合は、ソース領域２，ドレイン
領域３及び基板１はＯｖになっている。即ち、書き込み
時の非］５！択ＥＥＦＲＯＭにおける闇値電圧の変化に
対応している。従って、闇値電圧の変化は小さく抑える
必要がある。第５図に示すように、消去電圧低電圧化ド
ーピング領域８に形或することにより、ΔＶ，。を小さ
くすることができる．砒素を注入しない場合、即ち、ド
ーピング領域８を形成しない場合は、ΔＶ　ＴＣＧは大
きくなってしまう．従って、第５図のように消去電圧低
電圧化ドーピング領域８を形成することにより、非選択
ＥＥＦＲＯＭセルへの誤書き込みを防止できる。このよ
うに本発明（７）ＥＥＰＲＯＭは、非選択ＥＥＰＲＯＭ
の誤書き込みを改善できるが、その理由を説明する。

第６図に、ソース領域２に高電圧の消去電圧を印加して
電気的消去する場合の、消去電圧の砒素イオン注入量依
存性図である。電気的消去後の闇値電圧を１．５ｖにす
る場合の消去電圧の砒素注入量依存性である。砒素の注
入により、即ち、消去電圧低電圧化ドーピジグ領域の形
威により、消去電圧を減少できる。消去電圧が減少する
理由は、浮遊ゲート電極５の中に多くの電子が存在し、
負の電位を帯電していても、消去電圧低電圧化ドーピン
グ領域８の存在により、闇値電圧は１．５Ｖになる。消
去電圧低電圧化ドーピング領域８がない場合は、消去後
の闇値電圧をＬ５Ｖにするためには、浮遊ゲート電極５
の中の電子を少なくし、約ＯＶ程度までに帯電する必要
がある。従って、消去電圧低電圧化ドーピング領域８に
より、消去後の浮遊ゲート電極５の電位を−ＩＶ以上の
レベルに帯電すればよいために（砒素の注入量の増加と
ともに、浮遊ゲート電極５の電位は負電位に大きくでき
る）、消去電圧としては小さくできる。即ち、消去の終
了時点では、浮遊ゲート電極５とソース領域２との電位
差は、ほぼ一定である。従って、消去電圧を大きくする
と、浮遊ゲート電！ｌｉｉ　５の電位は大きく正に帯電
し、逆に、消去電圧を小さくすると、書き込みと同し負
に帯電したままになる。本発明のＥＥＦＲＯＭにおいて
は、消去電圧低電圧化ドーピング領域８の形成により、
消去電圧を小さくしても、消去後の闇値電圧を例えば１
．５Ｖと同じ値にまで消去できる。

第６図に示すように、消去電圧低電圧化ドーピング領域
８の形威により、消去電圧を低電圧化できる。従って、
消去時に基板１と消去端子（例えばソース領域２）との
間の電圧が小さくなるため、ホットキャリアの発生量が
少なくなり、ゲート絶縁１１ｉ４への捕獲量も少なくな
る。このため、消去後、制御ゲート電極７にのみ書き込
み電圧が印加されても、消去後の闇値電圧はほとんど変
化しない．即ち、非選択ＥＥＦＲＯＭセルの誤書き込み
量を抑えることができる。消去電圧が大きいと、ソース
領域２と基板１との間に高電圧が印加されるために、多
くのホントキャリアが発生し、その結果、多数のホント
ホールがゲート絶縁膜４に捕獲される。このため、制御
ゲート電極７に書き込み電圧を印加すると、浮遊ゲート
電極５も高電位になるために多数の正孔が捕獲されたゲ
ート絶縁膜１４の領域で基板１より多数の電子がトンネ
ル電流により浮遊ゲート電極５に注入される結果、誤書
き込みが生じる。本発明においては、消去電圧が低いた
めに、誤書き込みを防止できる。

また、基板１の表面に消去電圧低電圧化ドーピング領域
８の形成により、基板表面は、Ｎ型に近くなる。このた
め、ソース領域２に消去電圧を印加した場合、表面に形
或される空乏層が太きくなるために、表面ブレイクダウ
ンは起きにくくなり、その結果、ホットキャリアの発生
量も減少する。

従って、消去電圧が同じでも、誤書き込み量を改善でき
る。また、本発明は、ゲート絶縁膜４が２００人以下の
ＥＥＦＲＯＭにおいて、特に効果的である。ゲート絶縁
膜４が薄いと、消去時に表面ブレイクダウンを低い電圧
で起こすからである。

以上説明したように、本発明の電気的消去可能半導体不
揮発性メモリは、消去電圧低電圧ドーピング領域を設け
ているために、消去電圧を低くでき、さらに、消去領域
と基板間の耐圧を高《できる結果、誤書き込みを防止で
きる。

第７図は、本発明のＥＥＰＲＯＭの第２の実施例の断面
図である。ソース領域を消去端子として用いる場合の実
施例である。ソース領域２と基板１との間の耐圧を上げ
るために、薄い濃度のソース領域２Ａを設けてある。Ｅ
ＥＰＲＯＭの読み出し方法、書き込み方法及び消去方法
は、第１図のＥＥＦＲＯＭと同様である。第７図のＥＥ
ＰＲ○Ｍにおいては、薄い濃度のソース領域２Ａを設け
ることにより、耐圧を大きくできる。従って、消去時に
ホントキャリアの発生量を少なくすることができるので
、非選択メモリセルの誤書き込みを防ぐことができる。

また、本発明のＥＥＰＲＯＭの消去時に、消去時間を長
くすることにより、消去電圧を低くすること、及び消去
電圧をゆっくり増加させて消去することによっても、ホ
ノトキャリアの発生量を少なくすることができ、誤書き
込みを防止する効果がある。

また、本発明の実施例の説明においては、消去後の閾値
電圧を１．５Ｖとして説明したが、消去後の闇値電圧と
書き込み後の闇値電圧が異なり、読み出し状態でＥＥＰ
ＲＯＭのチャネルインピーダンスが異なるようにすれば
、情報の消去、書き込み及び読み出しができる。

また、本発明の消去電圧低電圧化ドーピング頌域８を形
成する場合、書き込み用のＰ型高濃度頌域９も同時に形
威できる。即ち、Ｐ型高濃度領域９として、ボロンをＩ
ＸＩＯｌ３ｃｍ−”ドーピングし、さらに消去電圧低電
圧化ドーピング領域８として、砒素を１×１０′！〜ｌ
　ＸＩＯ１３Ｌ：１１−”同一マスクで形成する。ボロ
ンは砒素より拡散係数が大きいので、書き込み効率を変
えずに本発明を実施できる。書き込み用ドーバントの拡
散係数より、消去電圧低電圧化ドーピング領域用ドーパ
ントの拡散係数を小さくすること力くチャネノレホソト
エレクトロンＹ主入書き込みを用いる場合重要である， 第８図は、本発明のＥＥＰＲＯＭの第３の実施例の断面
図である。第８図のＥＥＦＲＯＭの場合、読み出し及び
書き込みは、第１及び第２実施例と同じである。電気的
消去は、ドレイン領域３に消去電圧を印加して、浮遊ゲ
ート電極５にドレイン領域３との間の薄い絶縁膜４にト
ンネル電流を流して消去する。ドレイン領域３と基仮ｌ
との耐圧を上げるために、薄いＮ型ドレイン領域３Ａが
設けられているが、設けなくても実施できる。また、ソ
ース領域２と１′レインＨ３Ａ３との間のチャネルイン
ピーダンスは、制御ゲート電極７によって選択ゲート絶
縁膜４Ａを介して直接制御される領域のインピーダンス
と、浮遊ゲート電極５によって絶縁膜４を介して制御さ
れる領域のインピーダンスとの直列配置によって決まる
。第８図のような実施例においても、消去電圧低電圧化
ドーピング領域８を浮遊ゲート電極５の下に設けること
により、非選択メモリセルの誤書き込みを防止できる。

特に、ゲート絶縁膜がトンネル絶縁膜を兼ねる構造にお
いて効果的である。

〔発明の効果〕

この発明は、以上説明したように浮遊ゲート電極の下の
基板表面に消去電圧低電圧化ドーピング領域を設けるこ
とにより、消去電圧を低くして、消去時にゲート絶縁膜
に捕獲される正孔を少なくすることにより、書き込み時
での消去後闇値電圧の変化を防止する効果がある。

【図面の簡単な説明】

第１図はこの１羽にかかる電気的消去可能半導体不揮発
性メモリの断面図、第２図は従来の電気的消去可能半導
体不揮発性メモリの断面図、第３図は本発明の電気的消
去可能半導体不揮発性メモリのチャネル領域の基板表面
の不純物分布図、第４図は紫外線照射後の闇値電圧の砒
素注入量依存性図、第５図は誤書き込み量のゲートディ
スクープ時間依存性図、第６図は消去電圧の砒素注入量
依存性図、第７図及び第８図はそれぞれ本発明の電気的
消去可能半導体不揮発性メモリの第２及び第３実施例の
断面図である。 基板 ソース領域 ドレイン領域 ゲート絶縁膜 浮遊ゲート電極 消去電圧低電圧化ドーピング領域 以上

Claims (1)

【特許請求の範囲】
1. 第１導電型の半導体領域の表面部分に間隔をおいて設け
   られた第１導電型と逆導電型のソース領域及びドレイン
   領域と、前記ソース領域と前記ドレイン領域の間の半導
   体領域の表面部分に設けられた第１の導電型と逆導電型
   の消去電圧低電圧化ドーピング領域と、前記ソース領域
   と前記ドレイン領域との間の半導体領域表面にゲート絶
   縁膜を介して設けられた浮遊ゲート電極と、前記浮遊ゲ
   ート電極と制御ゲート絶縁膜を介して設けられた制御ゲ
   ート電極と、前記ソース領域あるいは前記ドレイン領域
   と前記浮遊ゲート電極との間に設けられた電気的消去用
   トンネル絶縁膜とから成る電気的消去可能半導体不揮発
   性メモリ。