JPH03102585A - 並列計算機の結合方式 - Google Patents

並列計算機の結合方式

Info

Publication number
JPH03102585A
JPH03102585A JP24132389A JP24132389A JPH03102585A JP H03102585 A JPH03102585 A JP H03102585A JP 24132389 A JP24132389 A JP 24132389A JP 24132389 A JP24132389 A JP 24132389A JP H03102585 A JPH03102585 A JP H03102585A
Authority
JP
Japan
Prior art keywords
distribution
parallel
operation code
computers
distributed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24132389A
Other languages
English (en)
Inventor
Toshiyuki Shibuya
利行 澁谷
Tatsuya Shindo
達也 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24132389A priority Critical patent/JPH03102585A/ja
Publication of JPH03102585A publication Critical patent/JPH03102585A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] SIMD形の並列計算機の結合方式に関し、ホスト側か
らのオペレーションコードを分配する際に、種々の並列
計算機の台数構成への対応を可能にすることを目的とし
、 SIMD形の並列計算機方式において、1つの信号を2
つに分配する分配ユニットを設け、この分配ユニットを
釦合わせて所定の信号分配システムを構築するように構
或する。
[産業上の利用分野] 本発明はSIMD形のa列羽算機の結合方式に関する。
計算機は、我々の生活と、まずます密着してきている。
今度、ますまず計算機で処理される量が増大し、その内
容も複雑化するものと考えられる。
しかしながら、1−台の51算機で処理できる能力には
限界かある。そこで、複数の引算機を用いた並列処理に
よって、処理能力を高める方法の研究開発が活発に行わ
れている。
[従来の技術] 並列計算機の結合方式として、MIMDと呼ばれる方式
がある。この方式は、複数の並列計算機(P E)がそ
れぞれ独立に動作する方式で、これら並列計算機を制御
する制御機構が各訂算機毎に必要である。これに対して
、SIMD方式では各並列計算機がそれそれ全く同じ命
令を実行するもので、制御もMIMD方式に比較して容
易である。
本発明が適用されるのは、このうちのSIM.D方式に
関するものである。
第7図は並列計算機の結合方式に用いる従来の分配ボー
ドの構或例を示す図である。図に示す回路は、SIMD
形の並列計算機の結合方式に関するものである。SIM
D形の並列計算機とは、第8図に示すように、ホストか
ら全く同じ命令を受けて実行するために、同一のオペレ
ーションコドを受けるようになっている。つまり、ホス
1・]からの同一命令をホス1・11に接続されている
複数の計算機(PEと略す)12が受けるようになって
いる。
第7図はこのような分配方式を実現するための分配ボー
ドを構或するものである。SIMD方式を実現するため
には、共通バスに複数の並列計算機を接続する方式も考
えられるが、並列計算機の数が数千のオーダになると、
制御が困難になるため、第7図に示すようなツリー状の
信号伝達機構が用いられる。ホスト(図示せず)側から
のオペレーションコードは、人カバッファ1に入った後
、タイミング調整のためにDタイプのフリップフロップ
2にラッチされる。
このフリップフロップ2は、データの位相を出力側で揃
えるためのものであり、データの確立タイミングを各分
配ボードで揃える必要から設けられている。ラッチされ
たオペレーションコードは中間バッファ3により2方向
に分配される。分配されたそれそれの方向の信号は、出
力バッファ4に入ってこれらバッファからノード(並列
41算機)側に出力される。ここでは、出力ハッファ4
は8個設けられ、ノード側に送られるようになっている
[発明が解決しようとする課題] 第7図に示すような分配ボードを利用すると、このボー
ドで利用できるノートの数の最大数が限定されてしまう
。第7図の例では、8個のノード(31算機のこと)が
最大数となる。もしも、9個以」二のノードで構成する
には、この分配ボードを設計し直す必要がある。つまり
、この分配ボードでドライブできるノード数が、並列計
算機の最大構成台数を制約していることになる。
本発明はこのような課題に鑑みてなされたものであって
、ホスト側からのオペレーションコードを分配する際に
、種々の並列計算機の台数構成への対応を可能にするこ
とができる並列計算機の結合方式を提供することを目的
としている。
[課題を解決するための手段] 第1図は本発明の原理ブロック図で、(イ)は2分配の
例を、(口)は4分配の例を、(ハ)は8分配の例をそ
れぞれ示している。(イ)が最少構成で、本発明による
分配のベースユニット(分配ユニット10)になる。(
ロ)はベースユニットが3組で構成されたノード4の例
を、(ハ)はベースユニットが11個で構成されたノー
ド8の例をそれぞれ示している。(口)は2段構或、(
ハ)は3段構成となっている。
[作用] ホスト側より入るオペレーションコードを第1図(イ)
に示すようなベースユニットを用いてツリー状に分配し
ていく。このような構成をとることにより、並列引算機
を構成する各ノードヘ送るオペレーションコードの分配
を並列計算機の構成台数の変化に対して柔軟に苅応する
ことができる。
[実施例] 第2図は本発明の一実施例を示す構成ブロック図である
。図において、10は前記したベースユニットに対応す
る分配ユニッI・である。これら分配ユニット10をツ
リー状に配置していくことにより、図に示すような8個
の並列計算機に対応ずるオペレーションコードを供給す
ることができる。
第3図は分配ユニット(ベースユニッI−)10の内部
構戊例を示すブロック図である。入力は、人カバッファ
10aに入ってバッファリングされた後、Dタイプのフ
リップフロップ]. O bにラッチされる。ラッチさ
れたオペレーションコードは、2個の出力バッファ10
cに入って、2方向に分配され出力される。このような
分配ユニットを必要に応してツリー状に分配し、所定の
数の出力を得ることになる。
第4図は本発明を筐体に適用した例を示す図である。図
において、20が筐体で、この筐体20内には16個の
プロセッザボード21が入っている。そして、各プロセ
ッザボードには、並列引算機(P E)が32個入って
いる。通常、筐体20内にはバックボード(マザーボー
ド)が1個入っているから、筐体内の分配はこのバック
ボードが1個あれば足りる。
バックボード内は、第5図の回路を形或することにより
Oから15までの16個のプロセッサボードにオペレー
ションコードを9えることができる。各プロセッサボー
ド21内では、各信号を更に32に分配ずるようにすれ
ばよい。
各筐体間の分配については、例えば筐体が8個あったも
のとすると、そのツリーは第6図に示すようなものとな
るから、図中破線で囲った回路を8個の筐体のうちの1
つに持たせればよい。この筐体0から7までの筐体にオ
ペレーションコードを供給すればよい。
[発明の効果] 以上、詳細に説明したように、本発明によればオペレー
ションコード信号をホスト側より入るオペレーションコ
ードを1対2に分配するベースユニットを用いてツリー
状に分配していく構戊をとることにより、並列引算機を
構成する各ノードへ送るオペレーションコードの分配を
並列計算機の構成台数の変化に対して柔軟に対応するこ
とができる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す構成ブロック図、 第3図は分配ユニットの内部構成例を示す図、第4図は
本発明を筐体に適用した例を示す図、第5図はバックボ
ードの分配回路例を示す図、第6図は筐体への分配を示
す図、 第7図は従来の分配ボードの構戊例を示す図、第8図は
SIMD形の並列計算機の結合方式を示す図である。 第1図,第3図において、 ]0は分配ユニット、 1. 0 aは入カバッファ、 ]. O bはDタイプフリップフロップ、10cは出
力バッファである。

Claims (1)

    【特許請求の範囲】
  1. SIMD形の並列計算機方式において、1つの信号を2
    つに分配する分配ユニット(10)を設け、この分配ユ
    ニットを組合わせて所定の信号分配システムを構築する
    ように構成した並列計算機の結合方式。
JP24132389A 1989-09-18 1989-09-18 並列計算機の結合方式 Pending JPH03102585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24132389A JPH03102585A (ja) 1989-09-18 1989-09-18 並列計算機の結合方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24132389A JPH03102585A (ja) 1989-09-18 1989-09-18 並列計算機の結合方式

Publications (1)

Publication Number Publication Date
JPH03102585A true JPH03102585A (ja) 1991-04-26

Family

ID=17072588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24132389A Pending JPH03102585A (ja) 1989-09-18 1989-09-18 並列計算機の結合方式

Country Status (1)

Country Link
JP (1) JPH03102585A (ja)

Similar Documents

Publication Publication Date Title
US7523292B2 (en) Array-type processor having state control units controlling a plurality of processor elements arranged in a matrix
JPH06290157A (ja)
GB2140589A (en) An array of a plurality of processing elements
TW201303578A (zh) 伺服器機櫃系統
US20070297158A1 (en) Front-to-back stacked device
US6950893B2 (en) Hybrid switching architecture
JP3987784B2 (ja) アレイ型プロセッサ
JP3987782B2 (ja) アレイ型プロセッサ
JP2003196246A (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
JPH03102585A (ja) 並列計算機の結合方式
JPS5894035A (ja) デ−タ処理システム
TW202001552A (zh) 具互連埠彈性連接方式之運算裝置
JP3018437B2 (ja) 電磁結合コンピュータモデュール装置およびそれを用いたコンピュータ装置
KR102396322B1 (ko) 복수의 블록체인 노드를 통합한 장치
EP0598574A2 (en) A database server
JP3133426B2 (ja) 並列処理計算機
JPH07122869B2 (ja) ネットワーク
JPS626367A (ja) ネツトワ−ク制御装置
JPH03189883A (ja) 並列計算機用lsi構成方式
JPH0352057A (ja) 並列計算機構成方式
JPH0346068A (ja) ベクトル処理システム
JPH02257357A (ja) 多重化システム
JPS59121415A (ja) 電源制御方式
JPS6158038A (ja) サ−ビスプロセツサと本体装置の接続方式
JPH04263354A (ja) 分散処理計算機