JPH04263354A - 分散処理計算機 - Google Patents

分散処理計算機

Info

Publication number
JPH04263354A
JPH04263354A JP3023169A JP2316991A JPH04263354A JP H04263354 A JPH04263354 A JP H04263354A JP 3023169 A JP3023169 A JP 3023169A JP 2316991 A JP2316991 A JP 2316991A JP H04263354 A JPH04263354 A JP H04263354A
Authority
JP
Japan
Prior art keywords
processor
processing
processors
load module
program load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3023169A
Other languages
English (en)
Inventor
Takumi Shichijo
七條 卓巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3023169A priority Critical patent/JPH04263354A/ja
Publication of JPH04263354A publication Critical patent/JPH04263354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は複数のプロセッサが結
合されてなる分散処理計算機に関する。
【0002】
【従来の技術】一般に、分散処理計算機システムは複数
の電子計算機を外部バス等を介して相互に結合すること
により構成され、各計算機に分散されたファイルが計算
機間で相互に参照される。
【0003】しかし、この分散処理計算機において、各
計算機上の処理を同期を取りながら行うことは論理的に
難しい。例えば、特定のタスクを実行させる場合、利用
者はどの計算機上で動作させるかということを常に意識
している必要がある。この場合、その計算機上で処理す
るということはたかだかその該当する計算機の能力の上
限までの能力しかなく、その計算機の動作性能および信
頼性にのみ頼ることになる。
【0004】つまり、複数の電子計算機があり、CPU
が複数存在するにもかかわらず、特定の計算機上でしか
処理を実行できず、残りの計算機はみな空き状態になっ
ているという可能性が存在することがある。このため、
従来では、各計算機の資源を有効に利用することが出来
ず、十分な処理の分散を行うことが困難であった。
【0005】
【発明が解決しようとする課題】従来では、各計算機の
資源を有効に利用することが出来ず、十分な処理の分散
を行うことが困難であった。
【0006】この発明はこのような点に鑑みてなされた
もので、各計算機の資源を有効に利用できるようにして
、十分に効率良く処理を分散することができる分散処理
計算機を提供することを目的とする。
【0007】
【課題を解決するための手段および作用】この発明は、
複数のプロセッサが結合されてなる分散処理計算機にお
いて、前記各プロセッサに、他の各プロセッサの処理性
能が定義されたテーブルと、このテーブルを参照して各
プログラムロードモジュール毎にその実行内容に応じた
プロセッサを選択する手段と、選択した実行先プロセッ
サを指定するためのアドレスを各プログラムロードモジ
ュールに付与する手段と、前記各プログラムロードモジ
ュールを前記アドレスで指定される実行先プロセッサへ
転送する手段と、自装置宛てのプログラムロードモジュ
ールを受信して実行する手段とを具備し、複数のプロセ
ッサにプログラムロードモジュールの実行処理を分散す
ることを特徴とする。
【0008】この分散処理計算機においては、各プロセ
ッサの処理性能がテーブル上に定義されており、このテ
ーブルを参照することによりプログラムロードモジュー
ル毎にその実行内容に応じたプロセッサが選択される。 そして、選択された実行先プロセッサを指定するための
アドレスが各プログラムロードモジュールに付与され、
それらプログラムロードモジュールがそれぞれ対応する
プロセッサに送られて処理される。したがって、各プロ
セッサの処理性能を十分に利用した状態でプログラムロ
ードモジュールの実行処理を複数のプロセッサ間で分散
できるので、各計算機の資源を有効に利用できるように
なり、十分に効率の良い分散処理を実行することが可能
となる。
【0009】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。
【0010】図1にはこの発明の一実施例に係わる分散
処理計算機のシステム構成が示されている。この分散処
理計算機は、第1乃至第4のプロセッサP1〜P4を外
部バス(またはネットワーク)10を介して相互接続す
ることにより構成されている。
【0011】第1のプロセッサP1は、内部バス11、
CPU12、メモリ13、磁気ディスク装置14、ライ
ブラリテーブル15、アドレス変換装置16、および外
部バス制御回路17により構成されている。
【0012】この第1のプロセッサP1において、内部
バス11上では、データや各種コントロール信号が内部
クロックに従って同期を取りながらプロセッサP1内の
装置間を転送される。
【0013】CPU12は各種データ処理を実行するも
のであり、磁気ディスク装置14に格納されたソースプ
ログラムをコンパイル、リンクしてプログラムロードモ
ジュールの生成を行うと共に、各プログラムロードモジ
ュール毎にその実行先プロセッサを示す仮想アドレスを
付与する等の処理を行う。
【0014】メモリ13は、このプロセッサP1上のプ
ログラムを初めとして各種データを一時的に記憶する。 磁気ディスク装置14はプロセッサP1の外部記憶装置
として利用されるものであり、ソースプログラムを初め
各種データのファイルが格納される。
【0015】ライブラリテーブル15には、プロセッサ
P2〜P4のデータ処理性能に関する情報が定義される
。このライブラリテーブル15の内容の詳細は、図4を
参照して後述する。アドレス変換装置16は、プログラ
ムモードモジュールに付与された転送先プロセッサを示
す仮想アドレスを装置固有の物理アドレスに変換する。
【0016】外部バス制御装置17はプロセッサP1と
他のプロセッサP2〜P4との間を接続する際の制御を
行うものであり、外部バス10上ではATMモード(非
同期転送モード)でプロセッサ間のデータ転送が行われ
る。
【0017】第2のプロセッサP2は、第1のプロセッ
サP1と同様に、内部バス21、CPU22、メモリ2
3、磁気ディスク装置24、ライブラリテーブル25、
アドレス変換装置26、および外部バス制御回路27を
備えているが、このプロセッサP2には数値演算用のC
PU28がさらに付加されている。
【0018】第3および第4のプロセッサP3,P4は
、第1のプロセッサP1と同様に、内部バス31,41
、CPU32,42、メモリ33,43、磁気ディスク
装置34,44、ライブラリテーブル35,45、アド
レス変換装置36,46、および外部バス制御回路37
,47をそれぞれ備えている。
【0019】図2には、プロセッサP1〜P4内でそれ
ぞれ作成されるロードモジュールの転送形式の一例が示
されている。図2において、仮想アドレス51はロード
モジュール53を実行する実行先プロセッサを示し、属
性情報52は他のロードモジュールとの同期処理に関係
する情報を示している。これら仮想アドレス51および
属性52は、図示のようにロードモジュール53に付与
される。
【0020】図3には、各プロセッサのアドレス変換回
路16,26,36,46でアドレス変換された後のロ
ードモジュールの転送形式、つまり外部バス10上を転
送されるロードモジュールの形式が示されている。
【0021】図3において、装置アドレス61はプロセ
ッサP1〜P4の固有の物理アドレスを示すものであり
、仮想アドレス51で指定されるプロセッサの論理アド
レスに対応する。
【0022】装置内アドレス62は、プロセッサP1〜
P4内に設けられているCPUやメモリ、ディスク装置
等を指定するためのアドレスであり、どの装置を指定す
るかは転送するロードモジュールの処理内容等にしたが
って決定される。属性情報63は、属性情報53に対応
する同期処理に関係する情報を示している。データ部6
4は転送対象のロードモジュールの内容を示している。
【0023】図4には、ライブラリテーブルに定義され
る具体的な内容の一例が示されている。ここでは、プロ
セッサP1に設けられるライブラリテーブル15の内容
について説明する。
【0024】図示のように、ライブラリテーブル15に
は、3つのプロセッサP2,P3,P4について、その
装置名を示す仮想アドレス(B,C,D)、内部の主要
構成を示す情報、動作性能を示す情報、稼働中か空き状
態かを示す稼働状態情報が定義されている。
【0025】プロセッサP2には数値演算用CPU28
が設けられているので、そのプロセッサP2のCPUの
性能情報には高速数値演算機能付きであることが示され
ている。
【0026】また、ここでは、プロセッサP2の磁気デ
ィスク装置24の記憶容量が20Mバイト、プロセッサ
P3の磁気ディスク装置34の記憶容量が40Mバイト
、プロセッサP4の磁気ディスク装置44の記憶容量が
20Mバイトであり、プロセッサP2が稼動中で、プロ
セッサP3,P4が共に空き状態である場合が一例とし
て示されている。
【0027】ライブラリテーブル15の内容がこのよう
な状態において、プロセッサP1で生成されたプログラ
ムロードモジュールが高速演算、比較的大きな記憶容量
を要求する場合を考える。プロセッサP1は高速演算機
能を有するが稼動中であるので、この場合には、40M
バイトのディスク装置を含むプロセッサP4が実行先プ
ロセッサとして選定される。そして、プロセッサP4を
示す仮想アドレス“D”および他のロードモジュールと
の同期処理に関する属性情報が、そのロードモジュール
に付与される。
【0028】また、別のロードモジュールについても同
様にして実行先プロセッサを選定する処理が行われ、空
きプロセッサの中からそのロードモジュールの内容に適
したプロセッサが選定される。同一条件等の場合には、
空きプロセッサの中から順番に実行先プロセッサが選定
される。次に、図5、図6を参照して、各プロセッサの
動作を説明する。
【0029】例えば、プロセッサP1の利用者は、ソー
スプログラムのコンパイル/リンクが行われる際に、分
散処理計算機の構成の特徴を示す情報(ライブラリテー
ブルを構成するための情報)を入力する(ステップS1
)。
【0030】この入力により、プログラムが仮想アドレ
ス上でオブジェクトモジュールを分割して動作すること
を可能としたり、または、モジュール内の特定の処理の
み別アドレス(別のプロセッサ)上で動作することを可
能にする。もちろん、ライブラリテーブルがあらかじめ
定義されており、追加、変更する事項がなければ、分散
処理計算機の構成の特徴を示す情報を新たに入力する必
要はなく、その代わりにロードモジュールの分散処理の
実行を指定すれば良い。
【0031】コンパイル/リンクが終了すると(ステッ
プS2)、作成されたロードモジュールは分散動作が可
能なデータ構造、モジュール構造に出来上がっている。 次いで、ローダがロードモジュールの処理内容を識別し
て、その処理内容に適したプロセッサにその処理を振り
分ける(ステップS3)。この振り分けの際には、ライ
ブラリテーブルに定義された分散処理計算機の構成の特
徴が参照され、選定されたプロセッサを示す仮想アドレ
スが付与される。そして、各ロードモジュールは、その
仮想アドレスが物理アドレスに変換されて処理先のプロ
セッサに送られる。
【0032】処理先のプロセッサは自装置宛のロードモ
ジュールを受取りそれを実行するが、その実行段階にお
いては、ロードモジュールに付与された属性情報にした
がって処理要求や処理結果の通知が外部バス10を介し
て他のプロセッサと授受される。
【0033】つまり、図6に示されているように、例え
ば、メインモジュールとサブモジュール間で同期処理が
必要な場合には、メインモジュールとサブモジュールが
互いに情報を交換するために必要な属性情報がリンク時
等において各モジュールに付与される。そして、この属
性情報をもとに、メインモジュールを実行するプロセッ
サとサブモジュールを実行するプロセッサ間の通信(処
理要求や処理結果の通知)が行われる。
【0034】以上のように、この実施例においては、各
プロセッサP1〜P4の処理性能がライブラリテーブル
15,25,35,45上にそれぞれ定義されており、
各プロセッサP1〜P4ではこのテーブルを参照するこ
とによりプログラムロードモジュール毎にその実行内容
に応じた処理実行先のプロセッサが選択される。そして
、選択された実行先プロセッサを指定するためのアドレ
スが各プログラムロードモジュールに付与され、それら
プログラムロードモジュールがそれぞれ対応するプロセ
ッサに送られて処理される。したがって、各プロセッサ
の処理性能を十分に利用した状態でプログラムロードモ
ジュールの実行処理を複数のプロセッサ間で分散できる
【0035】尚、各プロセッサの動作監視機能を利用し
て、故障中か正常動作中かをプロセッサ間で互いに認識
してその情報をライブラリテーブルに登録しても良い。 この様にすれば、実行先プロセッサをさらに効率良く選
定することが可能となる。
【0036】また、ここでは、各プロセッサのCPUに
実行先プロセッサを選定する機能を設けた場合を説明し
たが、CPUは単にロードモジュールの処理内容を識別
するだけにして、その実行先プロセッサはアドレス変換
装置で自動的に振り分けられるようにすることも可能で
ある。
【0037】この場合、アドレス変換装置にはライブラ
リテーブルが設けられ、CPUはロードモジュールの処
理に必要な資源情報(必要なプロセッサの性能情報)を
属性情報として付与し、その属性情報に適した実行先プ
ロセッサがアドレス変換装置によって選定される。
【0038】
【発明の効果】以上詳記したようにこの発明によれば、
各計算機の資源を有効に利用できるようになり、十分に
効率の良い分散処理を実現することが可能となる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るシステム構成を示す
ブロック図。
【図2】同実施例の各プロセッサ内で生成されるロード
モジュールの転送形式の一例を示す図。
【図3】同実施例の各プロセッサに設けられたアドレス
変換装置でアドレス変換された後のロードモジュールの
転送形式の一例を示す図。
【図4】図1のシステムに設けられているライブラリテ
ーブルに定義される情報の一例を示す図。
【図5】図1のシステムの動作を説明するための図。
【図6】図1のシステムにおけるロードモジュール間の
同期処理の関係を説明するための図。
【符号の説明】
P1〜P4…プロセッサ、12…CPU、13…メモリ
、14…磁気ディスク装置、15…ライブラリテーブル
、16…アドレス変換装置、17…外部バス制御装置。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  複数のプロセッサが結合されてなる分
    散処理計算機において、前記各プロセッサは、他の各プ
    ロセッサの処理性能が定義されたテーブルと、このテー
    ブルを参照して各プログラムロードモジュール毎にその
    実行内容に応じたプロセッサを選択する手段と、選択し
    た実行先プロセッサを指定するためのアドレスを各プロ
    グラムロードモジュールに付与する手段と、前記各プロ
    グラムロードモジュールを前記アドレスで指定される実
    行先プロセッサへ転送する手段と、自装置宛てのプログ
    ラムロードモジュールを受信して実行する手段とを具備
    し、複数のプロセッサにプログラムロードモジュールの
    実行処理を分散することを特徴とする分散処理計算機。
  2. 【請求項2】  前記各プロセッサは、プログラムロー
    ドモジュール間の同期処理の内容を指定する属性情報を
    前記各プログラムロードモジュールに付与する手段と、
    自装置宛てのプログラムロードモジュールを実行する際
    、前記属性情報に基づいて処理要求および処理結果の通
    知を他のプロセッサと送受信する手段とをさらに具備す
    ることを特徴とする請求項1記載の分散処理計算機。
JP3023169A 1991-02-18 1991-02-18 分散処理計算機 Pending JPH04263354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3023169A JPH04263354A (ja) 1991-02-18 1991-02-18 分散処理計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023169A JPH04263354A (ja) 1991-02-18 1991-02-18 分散処理計算機

Publications (1)

Publication Number Publication Date
JPH04263354A true JPH04263354A (ja) 1992-09-18

Family

ID=12103124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023169A Pending JPH04263354A (ja) 1991-02-18 1991-02-18 分散処理計算機

Country Status (1)

Country Link
JP (1) JPH04263354A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035262A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Procede de generation automatique de programme et procede de commande d'execution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035262A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Procede de generation automatique de programme et procede de commande d'execution

Similar Documents

Publication Publication Date Title
Enslow Jr Multiprocessor organization—A survey
US4633392A (en) Self-configuring digital processor system with logical arbiter
KR930004947B1 (ko) 데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법
US4562535A (en) Self-configuring digital processor system with global system
US4901231A (en) Extended process for a multiprocessor system
JP3344345B2 (ja) 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体
EP1636696B1 (en) Os agnostic resource sharing across multiple computing platforms
TWI364663B (en) Configurable pci express switch and method controlling the same
CN110809760B (zh) 资源池的管理方法、装置、资源池控制单元和通信设备
CN109240832B (zh) 一种硬件重构系统及方法
KR101400286B1 (ko) 다중 프로세서 시스템에서 작업을 이동시키는 방법 및 장치
JP2000311156A (ja) 再構成可能並列計算機
JPH0581216A (ja) 並列プロセツサ
JPS60160463A (ja) プロセツサシステム
JP2004192622A (ja) クラスタベースのマルチプロセッサ無線ネットワークでのマイクロプロセッサ通信の方法およびデータ処理システム
KR102539571B1 (ko) 네트워크 온칩 데이터 처리 방법 및 장치
KR102539572B1 (ko) 네트워크 온칩 데이터 처리 방법 및 장치
JPH04263354A (ja) 分散処理計算機
KR102539573B1 (ko) 네트워크 온칩 데이터 처리 방법 및 장치
KR102539574B1 (ko) 네트워크 온칩 데이터 처리 방법 및 장치
JP2780662B2 (ja) マルチプロセッサシステム
JPH02245864A (ja) 多重プロセッサシステム
US20030097508A1 (en) Dynamically configuring processor resources
US20230276213A1 (en) Distributed ledger control over wireless network slices
JP2001344222A (ja) コンピュータ・システム