JPH0295005A - 増幅率変換器 - Google Patents
増幅率変換器Info
- Publication number
- JPH0295005A JPH0295005A JP24803988A JP24803988A JPH0295005A JP H0295005 A JPH0295005 A JP H0295005A JP 24803988 A JP24803988 A JP 24803988A JP 24803988 A JP24803988 A JP 24803988A JP H0295005 A JPH0295005 A JP H0295005A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- amplification factor
- bypass
- operational amplifier
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 19
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 19
- 101710148027 Ribulose bisphosphate carboxylase/oxygenase activase 1, chloroplastic Proteins 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007634 remodeling Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は演算増幅器の増幅率を自動的に変えるための増
幅率変換器に関する。
幅率変換器に関する。
従来、演算増幅器の増幅率は、固定抵抗器をかえてその
抵抗値を変えるか、またはボリュームによって抵抗値を
変えることによって変えている。
抵抗値を変えるか、またはボリュームによって抵抗値を
変えることによって変えている。
上述したように、従来の演算増幅器は、固定抵抗器また
はボリュームによって抵抗値をかえてその特性を設定し
ているが、このような方式では、改造が必要なときは、
その抵抗値の変更のために膨大な時間と費用が必要とな
るという欠点を有している。
はボリュームによって抵抗値をかえてその特性を設定し
ているが、このような方式では、改造が必要なときは、
その抵抗値の変更のために膨大な時間と費用が必要とな
るという欠点を有している。
本発明の目的は、上述のような従来の演算増幅器の欠点
を解消するため、プログラムコントロールによって自動
的に増幅率をかえることのできる増幅率変換器を提供す
ることにある。
を解消するため、プログラムコントロールによって自動
的に増幅率をかえることのできる増幅率変換器を提供す
ることにある。
本発明の増幅率変換器は、コントロール信号によって自
動的に抵抗器を変えて演算増幅器の増幅率を自動的に変
えることがてきるようにしたものである。
動的に抵抗器を変えて演算増幅器の増幅率を自動的に変
えることがてきるようにしたものである。
すなわち、本発明の増幅率変換器は、抵抗値の異なる複
数個の抵抗器を直列に接続した第一の抵抗器群と、前記
第一の抵抗器群と直列に接続した第一の単独抵抗器と、
抵抗値の異なる複数個の抵抗器を直列に接続して前記第
一の抵抗器群と直列に接続した第二の抵抗器群と、前記
第二の抵抗器群と直列に接続した第二の単独抵抗器と、
前記第一の抵抗器群の各抵抗器に並列に接続した複数個
のバイパス選択回路と、前記第二の抵抗器群の各抵抗器
に並列に接続した複数個の帰還バイパス選択回路と、外
部からの指令信号によって前記複数個のバイパス選択回
路および前記複数個の帰還バイパス回路の中の指定され
た１個のバイパス選択回路および１個の帰還バイパス回
路を選択して動作させるコントロール回路とを備え、前
記第一および第二の抵抗器群の接続点を演算増幅器の入
力端子に接続し、前記演算増幅器の出力端子を前記第二
の単独抵抗器の空き端子に接続し、入力信号を前記第一
の単独抵抗器の空き端子に入力するように接続したもの
である。
数個の抵抗器を直列に接続した第一の抵抗器群と、前記
第一の抵抗器群と直列に接続した第一の単独抵抗器と、
抵抗値の異なる複数個の抵抗器を直列に接続して前記第
一の抵抗器群と直列に接続した第二の抵抗器群と、前記
第二の抵抗器群と直列に接続した第二の単独抵抗器と、
前記第一の抵抗器群の各抵抗器に並列に接続した複数個
のバイパス選択回路と、前記第二の抵抗器群の各抵抗器
に並列に接続した複数個の帰還バイパス選択回路と、外
部からの指令信号によって前記複数個のバイパス選択回
路および前記複数個の帰還バイパス回路の中の指定され
た１個のバイパス選択回路および１個の帰還バイパス回
路を選択して動作させるコントロール回路とを備え、前
記第一および第二の抵抗器群の接続点を演算増幅器の入
力端子に接続し、前記演算増幅器の出力端子を前記第二
の単独抵抗器の空き端子に接続し、入力信号を前記第一
の単独抵抗器の空き端子に入力するように接続したもの
である。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作状態を示すブロック図である。
第１図の実施例の動作状態を示すブロック図である。
第１図において、増幅率変換器１の入力端子２２に入力
した信号は、並列に接続した複数個のバイパス選択回路
１１−１〜１１−ｍを介して出力端子２４に接続され、
さらに演算増幅器３によって増幅されて出力端子２６に
出力される。また、増幅率変換器１の入力端子２５と演
算増幅器３の出力端子２６とが接続してあり、演算増幅
器３の出力信号は入力端子２５から並列に接続されてい
る複数個の帰還バイパス選択回路１０−１〜１０−ｎを
経て出力端子２４に帰還される。バイパス選択回路１１
−１〜１１−ｎのそれぞれには、抵抗器ＲＢ−］〜ＲＢ
−ｍ（抵抗値もそれぞれＲＢ−１〜ＲＢ−ｍとする）か
並列に接続されており、帰還バイパス選択回路１０−１
〜１０ｎのそれぞれにも、抵抗器ＲＡ−］〜ＲＡ−ｎ（
抵抗値もそれぞれＲＡ−１〜ＲＡ−ｎとする）が並列に
接続されている。抵抗器ＲＢ−１〜ＲＢｍおよびＲＢ−
（ｍ＋１）ならびに抵抗器ＲＡ１〜ＲＡ−ｎおよびＲＯ
−０は直列に接続されている。
した信号は、並列に接続した複数個のバイパス選択回路
１１−１〜１１−ｍを介して出力端子２４に接続され、
さらに演算増幅器３によって増幅されて出力端子２６に
出力される。また、増幅率変換器１の入力端子２５と演
算増幅器３の出力端子２６とが接続してあり、演算増幅
器３の出力信号は入力端子２５から並列に接続されてい
る複数個の帰還バイパス選択回路１０−１〜１０−ｎを
経て出力端子２４に帰還される。バイパス選択回路１１
−１〜１１−ｎのそれぞれには、抵抗器ＲＢ−］〜ＲＢ
−ｍ（抵抗値もそれぞれＲＢ−１〜ＲＢ−ｍとする）か
並列に接続されており、帰還バイパス選択回路１０−１
〜１０ｎのそれぞれにも、抵抗器ＲＡ−］〜ＲＡ−ｎ（
抵抗値もそれぞれＲＡ−１〜ＲＡ−ｎとする）が並列に
接続されている。抵抗器ＲＢ−１〜ＲＢｍおよびＲＢ−
（ｍ＋１）ならびに抵抗器ＲＡ１〜ＲＡ−ｎおよびＲＯ
−０は直列に接続されている。
第１図に示した状態ではバイパス選択回路１１１〜１１
−ｍのずべてが導通状態となっている。従ってこのとき
の出力信号の大きさは（入力信号）ＸＲＡ−０／ＲＢ−
（ｍ＋１ ）となる（抵抗器ＲＡ−０およびＲＢ−（ｍ
＋１）の抵抗値をそれぞれＲＡ−０およびＲＢ−（ｍ＋
１）とする）。更に、バイパス選択回路１１−１〜１１
ｍを制御するための制御信号か入力端子２］を介してコ
ントロール回路２に入力される。コントロール回路２に
よって、入力した制御信号が解読されて、バイパス選択
回路１１−１〜］１−ｍおよび帰還バイパス回路１０−
１〜コ、 Ｏ−ｒ＋に指令信号を送る。この指令信号２
３によってバイパス選択回路１１−−１〜１１−ｍおよ
び帰還バイパス選択回路］０−１〜１０−ｎのそれぞれ
のうちの指定された１個を選択して動作させることによ
って、それらに並列に接続しである抵抗器ＲＢ−１〜Ｒ
Ｂ−ｍおよび抵抗器ＲＡ−１〜ＲＡｎのうちの１個をそ
れぞれ選択し、演算増幅器３の増幅率を変化させる。
−ｍのずべてが導通状態となっている。従ってこのとき
の出力信号の大きさは（入力信号）ＸＲＡ−０／ＲＢ−
（ｍ＋１ ）となる（抵抗器ＲＡ−０およびＲＢ−（ｍ
＋１）の抵抗値をそれぞれＲＡ−０およびＲＢ−（ｍ＋
１）とする）。更に、バイパス選択回路１１−１〜１１
ｍを制御するための制御信号か入力端子２］を介してコ
ントロール回路２に入力される。コントロール回路２に
よって、入力した制御信号が解読されて、バイパス選択
回路１１−１〜］１−ｍおよび帰還バイパス回路１０−
１〜コ、 Ｏ−ｒ＋に指令信号を送る。この指令信号２
３によってバイパス選択回路１１−−１〜１１−ｍおよ
び帰還バイパス選択回路］０−１〜１０−ｎのそれぞれ
のうちの指定された１個を選択して動作させることによ
って、それらに並列に接続しである抵抗器ＲＢ−１〜Ｒ
Ｂ−ｍおよび抵抗器ＲＡ−１〜ＲＡｎのうちの１個をそ
れぞれ選択し、演算増幅器３の増幅率を変化させる。
第２図は、このようにして抵抗器ＲＡ、−１および抵抗
器ＲＢｍを選択した場合を示し、抵抗器ＲＡ−０および
ＲＡ−１は直列に接続され、まな抵抗器Ｒ，Ｂ−（ｍ＋
１）およびＲＢ−ｍも直列に接続される。従って出力信
号は（入力信号）×（ＲＡ−０＋ＲＡ−１，）／ （Ｒ
Ｂ−（ｍ＋１）＋ＲＢ−ｍ ）となる。
器ＲＢｍを選択した場合を示し、抵抗器ＲＡ−０および
ＲＡ−１は直列に接続され、まな抵抗器Ｒ，Ｂ−（ｍ＋
１）およびＲＢ−ｍも直列に接続される。従って出力信
号は（入力信号）×（ＲＡ−０＋ＲＡ−１，）／ （Ｒ
Ｂ−（ｍ＋１）＋ＲＢ−ｍ ）となる。
以」二説明したように、本発明の増幅率変換器は、演算
増幅器の増幅率を自動的に変えることができるという効
果かあり、従って改造等のときのロス時間を減少させて
最良の信号レベルを自由に得られるという効果がある。
増幅器の増幅率を自動的に変えることができるという効
果かあり、従って改造等のときのロス時間を減少させて
最良の信号レベルを自由に得られるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作状態を示すブロック図である。 ］・・・増幅率変換器、２・・・コン１ヘロール回路、
３・・演算増幅器、］］Ｏ−１〜１０−ｎ・・帰還バイ
パス選択回路、１１−１〜１１−ｍ・・・バイパス選択
回路、２１・２２・２５・・・入力端子、２３・・・指
令信号、２４・２６・出力端子、ＲＡ−０〜ＲＡ・ Ｒ
，Ｂ １〜ＲＢ （ｍ＋１＞ ・・・抵抗器。
第１図の実施例の動作状態を示すブロック図である。 ］・・・増幅率変換器、２・・・コン１ヘロール回路、
３・・演算増幅器、］］Ｏ−１〜１０−ｎ・・帰還バイ
パス選択回路、１１−１〜１１−ｍ・・・バイパス選択
回路、２１・２２・２５・・・入力端子、２３・・・指
令信号、２４・２６・出力端子、ＲＡ−０〜ＲＡ・ Ｒ
，Ｂ １〜ＲＢ （ｍ＋１＞ ・・・抵抗器。
Claims (1)
- 抵抗値の異なる複数個の抵抗器を直列に接続した第一の
抵抗器群と、前記第一の抵抗器群と直列に接続した第一
の単独抵抗器と、抵抗値の異なる複数個の抵抗器を直列
に接続して前記第一の抵抗器群と直列に接続した第二の
抵抗器群と、前記第二の抵抗器群と直列に接続した第二
の単独抵抗器と、前記第一の抵抗器群の各抵抗器に並列
に接続した複数個のバイパス選択回路と、前記第二の抵
抗器群の各抵抗器に並列に接続した複数個の帰還バイパ
ス選択回路と、外部からの指令信号によって前記複数個
のバイパス選択回路および前記複数個の帰還バイパス回
路の中の指定された１個のバイパス選択回路および１個
の帰還バイパス回路を選択して動作させるコントロール
回路とを備え、前記第一および第二の抵抗器群の接続点
を演算増幅器の入力端子に接続し、前記演算増幅器の出
力端子を前記第二の単独抵抗器の空き端子に接続し、入
力信号を前記第一の単独抵抗器の空き端子に入力するよ
うに接続したことを特徴とする増幅率変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24803988A JPH0295005A (ja) | 1988-09-30 | 1988-09-30 | 増幅率変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24803988A JPH0295005A (ja) | 1988-09-30 | 1988-09-30 | 増幅率変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0295005A true JPH0295005A (ja) | 1990-04-05 |
Family
ID=17172288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24803988A Pending JPH0295005A (ja) | 1988-09-30 | 1988-09-30 | 増幅率変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0295005A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472232A (en) * | 1992-11-30 | 1995-12-05 | Rohm Co. Ltd. | Air bag system for saving life in a crash |
| US5793249A (en) * | 1996-09-30 | 1998-08-11 | Advanced Micro Devices, Inc. | System for providing tight program/erase speeds that are insensitive to process variations |
| US20080012835A1 (en) * | 2006-07-12 | 2008-01-17 | N-Trig Ltd. | Hover and touch detection for digitizer |
| US8686964B2 (en) | 2006-07-13 | 2014-04-01 | N-Trig Ltd. | User specific recognition of intended user interaction with a digitizer |
-
1988
- 1988-09-30 JP JP24803988A patent/JPH0295005A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472232A (en) * | 1992-11-30 | 1995-12-05 | Rohm Co. Ltd. | Air bag system for saving life in a crash |
| US5793249A (en) * | 1996-09-30 | 1998-08-11 | Advanced Micro Devices, Inc. | System for providing tight program/erase speeds that are insensitive to process variations |
| US20080012835A1 (en) * | 2006-07-12 | 2008-01-17 | N-Trig Ltd. | Hover and touch detection for digitizer |
| US9069417B2 (en) * | 2006-07-12 | 2015-06-30 | N-Trig Ltd. | Hover and touch detection for digitizer |
| US9535598B2 (en) | 2006-07-12 | 2017-01-03 | Microsoft Technology Licensing, Llc | Hover and touch detection for a digitizer |
| US10031621B2 (en) | 2006-07-12 | 2018-07-24 | Microsoft Technology Licensing, Llc | Hover and touch detection for a digitizer |
| US8686964B2 (en) | 2006-07-13 | 2014-04-01 | N-Trig Ltd. | User specific recognition of intended user interaction with a digitizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04337910A (ja) | 単一給電容量および単純利得等化の計測用増幅器 | |
| JPH08212053A (ja) | 複数のデータバイトのシフト及び並び替えを行うためのシフト回路及び方法 | |
| JPH0295005A (ja) | 増幅率変換器 | |
| US4918397A (en) | Gain control circuit | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPS60257612A (ja) | 利得制御可能な集積回路増幅器 | |
| JPS6193711A (ja) | 遅延回路 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JP2792502B2 (ja) | Ａｔｍ交換機のスイッチ制御における結線方式 | |
| JP3214581B2 (ja) | テスト回路 | |
| JPH04115764A (ja) | 画像回線増設方式 | |
| JPH088663A (ja) | 電子ボリュームの拡張方法 | |
| US20010015671A1 (en) | Switching element, stage and system | |
| JPH03245728A (ja) | 電源回路 | |
| JPH0555846A (ja) | 半導体集積回路 | |
| JP2867542B2 (ja) | 通信制御装置 | |
| JPS6121613A (ja) | 信号遅延ユニツト | |
| JPH0448341A (ja) | スキャンパス回路制御方式 | |
| JPS58165141A (ja) | アナログ入力方式 | |
| JPH04369923A (ja) | 信号切り替え装置 | |
| JPH01106692A (ja) | ４線式回線切替装置 | |
| JPH0488737A (ja) | 自己アドレス設定方式 | |
| JPH02177717A (ja) | アナログスイッチ回路 | |
| JPH07160734A (ja) | アドレス付選択呼出システム |