JPH0294839A - Block synchronizing system - Google Patents
Block synchronizing systemInfo
- Publication number
- JPH0294839A JPH0294839A JP63246336A JP24633688A JPH0294839A JP H0294839 A JPH0294839 A JP H0294839A JP 63246336 A JP63246336 A JP 63246336A JP 24633688 A JP24633688 A JP 24633688A JP H0294839 A JPH0294839 A JP H0294839A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- block
- block synchronization
- bit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000004891 communication Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
「産業上の利用分野」
本発明は高速パケット通信において用いられるブロック
同期方式に関するしのである。
「従来の技術」
従来、パケット通信におけるブロック同期方式として以
下に説明する方式が用いられていた。"Field of Industrial Application" The present invention relates to a block synchronization method used in high-speed packet communications. "Prior Art" Conventionally, the following method has been used as a block synchronization method in packet communication.
この種のブロック同期方式として、Ｉ−（Ｄ Ｌ Ｃ（
ハイレベルデータリンク）方式における“０”挿入″！
゛除去方式がよく知られている。この方式は、情報ブロ
ックのヘッダの中にブロック同期パターンとして“０１
１１１１１０”のパターンを割り当てると共に、送出す
べき情報ブロックについては、“Ｉ゛が５個連続してい
る場合はその次に“０”を強制的に挿入するものである
。そして、このようにすることで、情報ブロック中にブ
ロック同期パターンと同一のパターンが出現するのが防
止され、ブロック同期パターンのユニーク性が保障され
る。
受信側は“０１１１１＋１０”のパターンを検出すると
ブロック同期パターンと見なし、これに基づいて信号処
理の同期を行う。また、受信情報において、“Ｉ”が５
個連続した後“Ｏ”が発見された場合、この“０”は、
ブロック同期パターンの二二り性を保証するために送信
側で強制的に挿入されたビットであると見なして除去す
る。このようにして、情報ブロックの区切りが検知され
ると共に、送信情報が復元される。しかし、この方式は
、処理が複雑なことと、送出情報量（パケット長）か変
化するため、高速のパケット通信には向いていない。As this type of block synchronization method, I-(D L C(
"0" insertion in high-level data link) method!
The removal method is well known. This method uses “01” as a block synchronization pattern in the header of the information block.
111110'' is assigned, and for the information block to be sent, if there are five consecutive "I"s, a "0" is forcibly inserted next. By doing so, a pattern identical to the block synchronization pattern is prevented from appearing in an information block, and the uniqueness of the block synchronization pattern is guaranteed. When the receiving side detects the pattern "01111+10", it regards it as a block synchronization pattern and synchronizes the signal processing based on this. Also, in the received information, “I” is 5.
If “O” is found after consecutive occurrences, this “0” is
This bit is considered to be forcibly inserted on the transmitting side in order to guarantee the duality of the block synchronization pattern, and is removed. In this way, the delimitation of information blocks is detected and the transmitted information is restored. However, this method is not suitable for high-speed packet communication because the processing is complicated and the amount of transmitted information (packet length) changes.
【方式２】
方式！の問題点に鑑み、高速のパケット通信では、ブロ
ック長を一定とし、送出すべき情報のない期間にブロッ
ク同期用のパターンを挿入するという方式が用いられる
。この方式によれば、ブロック同期パターン長を十分大
きくすることにより、情報ブロックの中にブロック同期
パターンと同じパターンが出現する確率が小さくなるの
で、このブロック同期パターンに基づいて同期をとるこ
とが可能となる。しかし、情報ブロックがブロック同期
パターンと一致する危険性が皆無ではないので、本来の
ブロックの区切りとは異なる所をブロック同期位置と誤
認する可能性があり、誤同期の発生が避けられないとい
う欠点があった。そして、さらに−旦誤同期が発生ずる
と、次に正しい同期位置において同期が行われるまでの
期間は、通信ンステムとして正常な動作が得られないと
いう欠点があった。特に、高速パケット通信システムで
は、ブロック同期パターンをアイドル期間に挿入するた
め、送信情報が連続して発生している所で誤同期が発生
ずれば、異常状態が長く続く可能性があった。そこで、
この問題に対処するため、ブロック同期パターンを強制
的に挿入してブロック同期パターンの出現間隔に上限を
与える方法か提案されているが、挿入されるブロック同
期パターンは送信情報の有効情報ブロック長と同じであ
るため、伝送路の使用効率が劣化するという問題があっ
た。
「発明が解決しようとする課題」
以上説明したように、従来のブロック同期方式は、方式
ｌにあっては、処理が複雑であり、かつ、高速のパケッ
ト通信に向かないという問題点、方式２にあっては、情
報ブロックをブロック同期パターンと誤認する可能性が
あるという問題点がありた。
この発明はこのような事情に鑑みてなされたものであり
、アイドル期間に挿入する同期パターンのユニーク性か
保証され、かつ、高速パケット通信に適したブロック同
期方式を提供することを目的としている。
「課題を解決するための手段」
この発明は、情報を一定長の情報ブロックに区切って通
信を行うパケット通信におけるブロック同期方式におい
て、
送信側では、送信すべき情報がないアイドル期間ニブロ
ック同期のためのブロック同期パターンを送出すると共
に、送信情報ブロックには該送信情報ブロックが該ブロ
ック同期パターンと一致しないように余剰ビットを付加
して送出し、受信側にて前記ブロック同期パターンの検
出を行うことによってブロック同期を確立することを特
徴としている。
「作用」
上記方式によれば、送信情報ブロック中に、ブロック同
期パターンと同じパターンが出現する可能性はない。０
従って、受信側において、誤ることなくブロック同期パ
ターンが検出されろ。
「実施例」
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例によるブロック同期方式を説
明する図であって、１０１が一定長の送信情報ブロック
、Ｆ、か送信情報ブロック１０１のヘッダに配置された
ブロック同期ビット、Ｆ。
がアイドル期間に挿入されるプロ゛ツク同期パターンで
ある。ここで、送信情報ブロック１０１とブロック同期
パターンＦ２は、共にＮビット（Ｎは整数）のブロック
長となっている。また、ブロック同期ビットＦ１として
は１ビツトのパターン“０”が用いられており、ブロッ
ク同期パターンＦ２としてはパターン“ｔｘｔ・・・・
・・（ｌの連続）・・・・・・”か用いられている。
以下、この例において、ブロック同期パターンＦ、がそ
れ以外のどの位置においても出現しないユニークパター
ンとなることを説明する。なお、以下では、送信データ
が伝送路において符号誤りとなる場合は除外する。なぜ
ならば、従来のＨＤＬＣ方式におけるユニークパターン
ら伝送路における符号誤りがないという条件を前提とし
ているためである。
さて、ブロック同期パターンＦ、のユニーク性を証明す
るには、下記３通りのパターン位置において、ブロック
同期パターンＦ、と同じパターンが出現し得ないことが
証明されればよい。
■ 情報ブロック＋０１と同じパターン位置（第１図に
おけるパターン位置ＦａＡ）
■ 情報ブロック１０１と１ビツトずれたパターン位置
（第１図におけるパターン位置ｐ ２ Ｂ ）■ 情報
ブロック１０１と２〜Ｎ−２ビツト（Ｎは情報ブロック
１０１のブロック長）ずれたパターン位置（第１図にお
けるパターン位置Ｆ’ｔＣ）以下、順番に、各パターン
位置において、ブロック同期パターンＦ、と同じパター
ンか出現し得ないことを説明する。
まず、パターン位置Ｆ、Ａの場合、パターンの先頭ビッ
トは情報ブロック１０１のブロック同期ビットＦ’ｌ（
ビットデータ“０”）となっている。これに対し、ブロ
ック同期パターンＦ、は全ビット“１”である。従って
、パターン位置ＦｔＡにおいてブロック同期パターンＦ
２と同じものが出現する可能性はない。
次に、パターン位置ＦｔＢにおけるパターンの場合、パ
ターンの最後のビットかブロック同期ヒツトＦ１（ビッ
トデータ″０”）となる。従って、このパターン位置Ｆ
、Ｈにおいてブロック同期パターンＦ、と同じものが出
現する可能性はない。
最後に、パターン位置Ｆ、Ｃにおけるパターンの場合、
パターン内のどこかにブロック同期ビットＦ ｌ（ピッ
データ“０“）が出現するはずである。
従って、このパターン位置Ｆ２Ｃにおけるパターンもブ
ロック同期パターンＦ、と異なるはずである。
以上、３通りのパターン位置において、ブロック同期パ
ターンＦ、と同じパターンか出現し得ないことか証明さ
れた。これにより、送信情報ブロック＋０１のあらゆる
位置において、ブロック同期パターンＦ、と同じらのは
決して出現し得ないことが証明された。従って、このブ
ロック同’ＩＡ方式によれば、受信側では、送信情報ブ
ロック１０１をブロック同期パターンＦ２と誤認するこ
とがなく、常に、正しいタイミングでブロック同期が確
立される。
なお、以上説明した実施例では、ブロック同期ビットＦ
１のビット長が！の場合を取り上げたが、この場合、伝
送路において１ビツトの符号誤りがあると誤同期が発生
する恐れがある。そこで、ブロック同期ビットのビット
長を２以上とすると、符号誤りに強いブロック同期方式
が得られる。
また、同実施例では、ブロック同期パターンＦ２として
、“１１１・・・・・パという単調なパターンが用いら
れているので、受信側では受信情報における“１”の連
続発生数をカウントすることによって、ブロック同期パ
ターンＦ、を検出することができる。従って、同期回路
が簡易化できる。
「発明の効果」
以上説明したように、本発明においては、ブロック同期
パターンがユニークであるため、伝送路における符号誤
りが発生しない限り誤同期が発生し得す、システムの正
常動作が保障されるという利点がある。また、ブロック
毎にそう人される同期ビット数が小さくて済むこと、お
よび、ブロック同期パターンはアイドル期間のみ挿入す
ればよいことにより、伝送効率はほとんど劣化しないと
いう利点がある。また、ＨＤＬＣのように情報列を検査
し、その結果に応じてパターンを挿入／除去する方式に
対して、周期的にブロックの先頭に同期ビットを付加す
るだけでよく、また、実施例のように同期パターンとし
て“１“の連続パターンを用いた場合は、受信回路らビ
ットデータ“１“の連続数をカウントするだけでよいの
で、同期回路が大幅に簡易化できる利点がある。[Method 2] Method! In view of this problem, in high-speed packet communication, a method is used in which the block length is fixed and a pattern for block synchronization is inserted into a period when there is no information to be sent. According to this method, by making the block synchronization pattern length sufficiently large, the probability that the same pattern as the block synchronization pattern will appear in an information block becomes small, so it is possible to synchronize based on this block synchronization pattern. becomes. However, there is a risk that the information block will match the block synchronization pattern, so there is a possibility that a location different from the original block delimiter may be mistaken as the block synchronization position, and the occurrence of false synchronization is unavoidable. was there. Furthermore, once erroneous synchronization occurs, there is a drawback that the communication system cannot operate normally until synchronization is performed at the next correct synchronization position. In particular, in high-speed packet communication systems, block synchronization patterns are inserted into idle periods, so if erroneous synchronization occurs where transmitted information is occurring continuously, there is a possibility that the abnormal state will continue for a long time. Therefore,
In order to deal with this problem, it has been proposed to forcibly insert a block synchronization pattern and put an upper limit on the appearance interval of the block synchronization pattern, but the inserted block synchronization pattern is the effective information block length of the transmitted information. Since they are the same, there is a problem in that the usage efficiency of the transmission path deteriorates. "Problems to be Solved by the Invention" As explained above, the conventional block synchronization method has problems in that method 1 has complicated processing and is not suitable for high-speed packet communication, and method 2. However, there was a problem in that an information block could be mistaken for a block synchronization pattern. The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a block synchronization method that guarantees the uniqueness of a synchronization pattern inserted into an idle period and is suitable for high-speed packet communication. ``Means for Solving the Problems'' This invention provides a block synchronization method for packet communication in which information is divided into information blocks of a fixed length for communication. At the same time, the block synchronization pattern is sent out, and extra bits are added to the transmission information block so that the transmission information block does not match the block synchronization pattern, and the receiving side detects the block synchronization pattern. The feature is that block synchronization is established by this. "Operation" According to the above method, there is no possibility that the same pattern as the block synchronization pattern will appear in the transmission information block. 0
Therefore, the block synchronization pattern must be detected without error on the receiving side. "Example" Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram illustrating a block synchronization method according to an embodiment of the present invention, in which 101 is a transmission information block of a fixed length, F is a block synchronization bit arranged in the header of the transmission information block 101. is the program synchronization pattern inserted during the idle period. Here, both the transmission information block 101 and the block synchronization pattern F2 have a block length of N bits (N is an integer). Furthermore, a 1-bit pattern "0" is used as the block synchronization bit F1, and a pattern "txt..." is used as the block synchronization pattern F2.
. . . (a series of l's) . Note that in the following, the case where the transmitted data has a code error on the transmission path will be excluded.This is because it is assumed that there is no code error in the transmission path due to the unique pattern in the conventional HDLC system. In order to prove the uniqueness of block synchronization pattern F, it is only necessary to prove that the same pattern as block synchronization pattern F cannot appear in the following three pattern positions: ■ Same pattern as information block +01 Position (pattern position FaA in FIG. 1) ■ Pattern position shifted by one bit from the information block 101 (pattern position p 2 B in FIG. 1) ■ Information block 101 and 2 to N-2 bits (N is the position of the information block 101) block length) shifted pattern position (pattern position F'tC in Fig. 1) Below, it will be explained in order that at each pattern position, the same pattern as the block synchronization pattern F cannot appear.First, pattern position In the case of F and A, the first bit of the pattern is the block synchronization bit F'l(
bit data “0”). On the other hand, in block synchronization pattern F, all bits are "1". Therefore, block synchronization pattern F at pattern position FtA
There is no possibility that the same thing as 2 will appear. Next, in the case of the pattern at pattern position FtB, the last bit of the pattern is the block synchronization hit F1 (bit data "0"). Therefore, this pattern position F
, H, there is no possibility that the same block synchronization pattern F will appear. Finally, for patterns at pattern positions F and C,
A block synchronization bit F l (pid data "0") should appear somewhere within the pattern. Therefore, the pattern at this pattern position F2C should also be different from the block synchronization pattern F. As described above, it has been proven that the same pattern as block synchronization pattern F cannot appear in the three pattern positions. This proves that the same block synchronization pattern F can never appear at any position in the transmitted information block +01. Therefore, according to this block synchronization IA method, the receiving side does not misidentify the transmission information block 101 as the block synchronization pattern F2, and block synchronization is always established at the correct timing. Note that in the embodiment described above, the block synchronization bit F
The bit length of 1! In this case, if there is a 1-bit code error in the transmission path, there is a risk that erroneous synchronization will occur. Therefore, if the bit length of the block synchronization bit is set to 2 or more, a block synchronization method that is resistant to code errors can be obtained. In addition, in the same embodiment, since a monotonous pattern of "111...Pa" is used as the block synchronization pattern F2, the receiving side can count the number of consecutive occurrences of "1" in the received information. , block synchronization pattern F, can be detected. Therefore, the synchronization circuit can be simplified. "Effects of the Invention" As explained above, in the present invention, since the block synchronization pattern is unique, This has the advantage that erroneous synchronization can occur as long as a code error does not occur, and normal operation of the system is guaranteed. Furthermore, since the number of synchronization bits applied to each block is small and the block synchronization pattern only needs to be inserted during idle periods, there is an advantage that transmission efficiency hardly deteriorates. Furthermore, for a method such as HDLC that inspects an information string and inserts/removes patterns according to the result, it is sufficient to simply add a synchronization bit to the beginning of the block periodically. When a continuous pattern of "1" is used as a synchronization pattern, the receiving circuit only needs to count the number of consecutive bit data "1", which has the advantage of greatly simplifying the synchronization circuit.
第１図は本発明の一実施例によるブロック同期方式を説
明する図である。
１０１・・・・・送信情報ブロック、Ｆｌ・・・・・・
ブロック同期ビット、Ｆ、・・・・・ブロック同期パタ
ーン。FIG. 1 is a diagram illustrating a block synchronization method according to an embodiment of the present invention. 101...Transmission information block, Fl...
Block synchronization bit, F, ...Block synchronization pattern.
Claims (1)
ット通信におけるブロック同期方式において、 送信側では、送信すべき情報がないアイドル期間にブロ
ック同期のためのブロック同期パターンを送出すると共
に、送信情報ブロックには該送信情報ブロックが該ブロ
ック同期パターンと一致しないように余剰ビットを付加
して送出し、 受信側にて前記ブロック同期パターンの検出を行うこと
によってブロック同期を確立することを特徴とするブロ
ック同期方式。[Claims] In a block synchronization method in packet communication in which information is divided into information blocks of a fixed length and communicated, the transmitting side sends out a block synchronization pattern for block synchronization during an idle period when there is no information to be transmitted. At the same time, extra bits are added to the transmission information block so that the transmission information block does not match the block synchronization pattern, and the block synchronization is established by detecting the block synchronization pattern on the receiving side. A block synchronization method characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246336A JPH0294839A (en) | 1988-09-30 | 1988-09-30 | Block synchronizing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246336A JPH0294839A (en) | 1988-09-30 | 1988-09-30 | Block synchronizing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294839A true JPH0294839A (en) | 1990-04-05 |
Family
ID=17147048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246336A Pending JPH0294839A (en) | 1988-09-30 | 1988-09-30 | Block synchronizing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294839A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007223681A (en) * | 2006-02-21 | 2007-09-06 | Ricoh Elemex Corp | Recording material aligning device and recording material loading device |
-
1988
- 1988-09-30 JP JP63246336A patent/JPH0294839A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007223681A (en) * | 2006-02-21 | 2007-09-06 | Ricoh Elemex Corp | Recording material aligning device and recording material loading device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225960A (en) | Automatic synchronizing system for digital asynchronous communications | |
| CN1233899A (en) | Simplified data link | |
| DK161234B (en) | DEVICES FOR TRANSMISSION OF DIGITAL INFORMATION SIGNALS | |
| JPH0294839A (en) | Block synchronizing system | |
| JP2648752B2 (en) | Device that guarantees accurate decoding of data information | |
| WO1995024801A3 (en) | Hierarchical synchronization method | |
| JP2011045076A (en) | System and method for detection of multiple timing masters in network | |
| US6502197B1 (en) | Method and architecture for synchronizing a transport and path overhead generator and/or extractor to an path overhead transport and path processor | |
| JPS6229239A (en) | Frame synchronizing system in cyclic information transmitter | |
| GB2343092A (en) | Framing codes for a high speed parallel data bus | |
| JPS60213150A (en) | Code system | |
| JPH04124931A (en) | Frame synchronizing system | |
| JP2001197051A (en) | Synchronous circuit | |
| JPS5977745A (en) | Transmission control system | |
| JPS5952586B2 (en) | synchronous circuit | |
| JPS6013627B2 (en) | Frame transmission/reception method | |
| JPH01120924A (en) | Frame synchronizing circuit | |
| JP3153975B2 (en) | Frame synchronization circuit | |
| JP2873059B2 (en) | Pattern synchronization circuit for wireless communication system | |
| JPH0329436A (en) | Frame synchronization circuit | |
| JP3461784B2 (en) | Communication method | |
| JPH0964848A (en) | Cyclic redundancy code error check system | |
| JPS61281736A (en) | Coding system | |
| JPS6398238A (en) | Fast frame synchronizing device | |
| JPH0372736A (en) | Frame synchronizing system |