JPH0293740A - プログラム実行状態トレース方式 - Google Patents
プログラム実行状態トレース方式Info
- Publication number
- JPH0293740A JPH0293740A JP63244392A JP24439288A JPH0293740A JP H0293740 A JPH0293740 A JP H0293740A JP 63244392 A JP63244392 A JP 63244392A JP 24439288 A JP24439288 A JP 24439288A JP H0293740 A JPH0293740 A JP H0293740A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing
- time
- timer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 abstract description 12
- 230000005856 abnormality Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル制御装置等に用いられるプログ
ラム実行状態トレース方式に関するものである。
ラム実行状態トレース方式に関するものである。
第２図は従来のプログラム実行状態トレース方式を示す
システムの構成図であり、図において、ＳＺＷ部はソフ
トウェア部、Ｈ／Ｗ部はノー−ドウエア部である。１ａ
、１ｂ、ＩＣはＳ／Ｗ部において逐次実行される複数の
プログラム、４ａ、４ｂ ＋ ４０は各プログラム１ａ
、１ｂ、１ｃのディジタル出力により点灯、消灯される
表示灯である。
システムの構成図であり、図において、ＳＺＷ部はソフ
トウェア部、Ｈ／Ｗ部はノー−ドウエア部である。１ａ
、１ｂ、ＩＣはＳ／Ｗ部において逐次実行される複数の
プログラム、４ａ、４ｂ ＋ ４０は各プログラム１ａ
、１ｂ、１ｃのディジタル出力により点灯、消灯される
表示灯である。
次に動作について説明する。先ず、プログラム１ａが実
行されると、その先頭処理によるディジタル出力により
、表示灯４ａが点灯される。次にプログラム１ａが正常
に実行されて終了すると、その最後の処理によるディジ
タル出力により、表示灯４ａが消灯される。同様にして
、プログラム１ｂが実行されると、先ず表示灯４ｂが点
灯され、プログラム１ｂが正常に実行されて終了すれば
、表示灯４ｂは消灯される。若し、プログラム１ａが実
行途中で暴走すると、このプログラム１ａの最後で実行
される表示灯４ａを消灯させるためのディジタル出力処
理が実行されず、従って、表示灯４ａは点灯したままと
なる。
行されると、その先頭処理によるディジタル出力により
、表示灯４ａが点灯される。次にプログラム１ａが正常
に実行されて終了すると、その最後の処理によるディジ
タル出力により、表示灯４ａが消灯される。同様にして
、プログラム１ｂが実行されると、先ず表示灯４ｂが点
灯され、プログラム１ｂが正常に実行されて終了すれば
、表示灯４ｂは消灯される。若し、プログラム１ａが実
行途中で暴走すると、このプログラム１ａの最後で実行
される表示灯４ａを消灯させるためのディジタル出力処
理が実行されず、従って、表示灯４ａは点灯したままと
なる。
上述のように、プログラムの実行の際に暴走と云う異常
処理が発生した場合は、点灯したままとなっている表示
灯を確認することにより、異常処理が発生したプログラ
ムを同定することができろ。
処理が発生した場合は、点灯したままとなっている表示
灯を確認することにより、異常処理が発生したプログラ
ムを同定することができろ。
尚、近似技術として、横河技報ＶＯ１，２７Ｎ１４（１
９８３）の「総合計装制御システムＣＥＮＴＵＭ Ｎ
ＥＷ ＭＯＤＥＬ の高信頼化設計技術」Ｐ１７５
〜１８４がある。
９８３）の「総合計装制御システムＣＥＮＴＵＭ Ｎ
ＥＷ ＭＯＤＥＬ の高信頼化設計技術」Ｐ１７５
〜１８４がある。
従来のプログラム実行状態トレース方式は以上のように
構成されているので、プログラムの暴走以外の異常処理
、即ち、実行順序の異常、暴走に至らない異常パスの通
過等の異常処理を検出することができないなどの問題点
があった。
構成されているので、プログラムの暴走以外の異常処理
、即ち、実行順序の異常、暴走に至らない異常パスの通
過等の異常処理を検出することができないなどの問題点
があった。
この発明は、上記のような問題点を解消するために成さ
れたものであり、実行順序の異常、異常パスの通過等の
異常処理を検出することのできるプログラム実行状態ト
レース方式を得ることを目的とする。
れたものであり、実行順序の異常、異常パスの通過等の
異常処理を検出することのできるプログラム実行状態ト
レース方式を得ることを目的とする。
この発明に係るプログラム実行状態トレース方式は、逐
次実行されるプログラムの先頭と最後に、それぞれタイ
マーの時刻と各プログラムのＩＤナンバーとをメモリに
格納する処理を追加したものである。
次実行されるプログラムの先頭と最後に、それぞれタイ
マーの時刻と各プログラムのＩＤナンバーとをメモリに
格納する処理を追加したものである。
この発明におけるプログラム実行状態トレース方式は、
各プログラムの先頭と最後でメモリに格納された時刻と
ＩＤナンバーとを調べることにより、プログラムの実行
順序、実行パスの異常が検出される。
各プログラムの先頭と最後でメモリに格納された時刻と
ＩＤナンバーとを調べることにより、プログラムの実行
順序、実行パスの異常が検出される。
以下、この発明の実施例を図について説明する。
第１図において、１ａ、ｉｂ、ｉｃはＳ／Ｗ部において
逐次実行される複数のプログラム、２はＨ７Ｗ部に設け
られたメモリ、３はＨ／Ｗ部に設けられたタイマである
。２ａ、２ｅはプログラム１ａｒ ｉｂの先頭処理によ
り、そのプログラムの実行開始時のタイマ３の時刻が格
納されるメモリエリア、２ｂ、２ｒはプログラムｉａ、
１ｂの先頭処理により、各プログラムに固有のＩＤナン
バーが格納されるメモリエリア、２ｃ 、２ｇはプログ
ラム１ａ、１ｂの最後の処理により、プログラム終了時
のタイマ３の時刻が格納されるメモリエリア、２ｄ、２
ｈはプログラム１ａ、１ｂの最後の処理により、各プロ
グラムのＩＤナンバーが格納されるメモリエリアである
。なお、プログラム１Ｃ以下の各プログラムに対しても
、上記メモリエリア２ａ〜２ｈと対応するメモリエリア
が設けられている。
逐次実行される複数のプログラム、２はＨ７Ｗ部に設け
られたメモリ、３はＨ／Ｗ部に設けられたタイマである
。２ａ、２ｅはプログラム１ａｒ ｉｂの先頭処理によ
り、そのプログラムの実行開始時のタイマ３の時刻が格
納されるメモリエリア、２ｂ、２ｒはプログラムｉａ、
１ｂの先頭処理により、各プログラムに固有のＩＤナン
バーが格納されるメモリエリア、２ｃ 、２ｇはプログ
ラム１ａ、１ｂの最後の処理により、プログラム終了時
のタイマ３の時刻が格納されるメモリエリア、２ｄ、２
ｈはプログラム１ａ、１ｂの最後の処理により、各プロ
グラムのＩＤナンバーが格納されるメモリエリアである
。なお、プログラム１Ｃ以下の各プログラムに対しても
、上記メモリエリア２ａ〜２ｈと対応するメモリエリア
が設けられている。
次に動作について説明する。先ず、プログラム１ａが実
行されると、その先頭処理により、メモリエリア２ａ、
２ｂにタイマ３の時刻及びこのプログラム１ａのＩＤナ
ンバーがそれぞれ格納される。プログラム１ａが終了す
れば、その最後の処理により、タイマ３の時刻及び上記
ＩＤナンバーがメモリエリア２ｃ、’ｌｄにそれぞれ格
納される。
行されると、その先頭処理により、メモリエリア２ａ、
２ｂにタイマ３の時刻及びこのプログラム１ａのＩＤナ
ンバーがそれぞれ格納される。プログラム１ａが終了す
れば、その最後の処理により、タイマ３の時刻及び上記
ＩＤナンバーがメモリエリア２ｃ、’ｌｄにそれぞれ格
納される。
以下、プログラム１ｂ、ＩＣＥついても同様の処理が行
われる。
われる。
以上によれば、メモリエリア２ａ〜２ｈに格納された各
プログラムの先頭処理におけるタイマ３の時刻と、最後
の処理におけるタイマ３の時刻及びＩＤナンバー等を調
べることにより、各プログラムの実行順序が正しく行わ
れた否か及び各プロ・ダラムの実行時間が正常であった
か否かを確認することにより、プログラムが暴走しない
場合でも、異常処理を検出することができる。
プログラムの先頭処理におけるタイマ３の時刻と、最後
の処理におけるタイマ３の時刻及びＩＤナンバー等を調
べることにより、各プログラムの実行順序が正しく行わ
れた否か及び各プロ・ダラムの実行時間が正常であった
か否かを確認することにより、プログラムが暴走しない
場合でも、異常処理を検出することができる。
なお、上記実施例では、プログラムの実行順序、実行時
間のみをメモリエリアに格納しているが、プログラムの
ステータス等を格納することにより、より詳細なプログ
ラム処理の異常検出を行なうことができる。
間のみをメモリエリアに格納しているが、プログラムの
ステータス等を格納することにより、より詳細なプログ
ラム処理の異常検出を行なうことができる。
以上のように、この発明によれば、逐次実行されるプロ
グラムの先頭と最後にタイマーの時刻と各プログラムの
ＩＤナンバーを格納する処理を追加する構成としたので
、プログラムの実行順序及び実行時間の確認が容易にで
き、プログラム処理の暴走以外の異常検出が可能となる
などの効果がある。
グラムの先頭と最後にタイマーの時刻と各プログラムの
ＩＤナンバーを格納する処理を追加する構成としたので
、プログラムの実行順序及び実行時間の確認が容易にで
き、プログラム処理の暴走以外の異常検出が可能となる
などの効果がある。
第１図はこの発明の一実施例によるプログラム実行状態
トレース方式を示すシステムの構成図、第２図は従来の
プログラム実行状態トレース方式を示すシステムの構成
図である。 １ａ、１ｂ、１ｃはプログラム、２はメモリ、２ａ〜２
ｈはメモリエリア、３はタイマ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名）
トレース方式を示すシステムの構成図、第２図は従来の
プログラム実行状態トレース方式を示すシステムの構成
図である。 １ａ、１ｂ、１ｃはプログラム、２はメモリ、２ａ〜２
ｈはメモリエリア、３はタイマ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名）
Claims (1)
- 複数のプログラムが逐次実行されるシステムにおいて、
各プログラムの先頭及び最後に、タイマの時刻をメモリ
に格納する処理と各プログラムのＩＤナンバーを上記メ
モリに格納する処理とをそれぞれ設けたことを特徴とす
るプログラム実行状態トレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244392A JPH0293740A (ja) | 1988-09-30 | 1988-09-30 | プログラム実行状態トレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244392A JPH0293740A (ja) | 1988-09-30 | 1988-09-30 | プログラム実行状態トレース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0293740A true JPH0293740A (ja) | 1990-04-04 |
Family
ID=17117991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63244392A Pending JPH0293740A (ja) | 1988-09-30 | 1988-09-30 | プログラム実行状態トレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0293740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012014523A (ja) * | 2010-07-01 | 2012-01-19 | Hitachi Ltd | サブルーチン実行監視装置及びサブルーチン実行監視方法 |
-
1988
- 1988-09-30 JP JP63244392A patent/JPH0293740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012014523A (ja) * | 2010-07-01 | 2012-01-19 | Hitachi Ltd | サブルーチン実行監視装置及びサブルーチン実行監視方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4535456A (en) | Method of detecting execution errors in program-controlled apparatus | |
| US4414669A (en) | Self-testing pipeline processors | |
| DE3305807A1 (de) | Programmierbares steuergeraet | |
| JPH0293740A (ja) | プログラム実行状態トレース方式 | |
| CN116228263A (zh) | 一种应用于融合终端的生产检测一体化自动调试方法、系统和存储介质 | |
| JP2006514364A (ja) | 自動化システムの機能ブロックの処理順序を決定するための方法および自動化システム | |
| CN116300749B (zh) | 一种工艺流程编辑方法、装置、控制系统终端和存储介质 | |
| JPH01204160A (ja) | プログラム実行トレース方式 | |
| KR100391082B1 (ko) | 플래쉬 메모리셀의 소거확인 방법 | |
| JPH01173498A (ja) | リードオンメモリ用チェック回路 | |
| JP4646348B2 (ja) | 複数ツールによる連続加工方法 | |
| JPH0224584A (ja) | テストパターン作成方法 | |
| JPS60231214A (ja) | プロセス割込みの解析方法 | |
| JPH07311694A (ja) | プログラム実行パスの解析方法 | |
| SU935878A1 (ru) | Устройство дл программного управлени намоточным станком | |
| JPS61228552A (ja) | ポ−リング方式 | |
| JPH0580129A (ja) | 信号出力装置 | |
| JPS63257038A (ja) | 原始プログラム変換における対応識別情報付加方式 | |
| JPS61112207A (ja) | 機器発停制御方式 | |
| JPS6362040A (ja) | 異常終了処理の制御方式 | |
| JPS58137182A (ja) | メモリアクセス制御方式 | |
| JPH05150958A (ja) | プログラム処理方式 | |
| JPH04310131A (ja) | プログラム方式 | |
| JPS62233841A (ja) | ユニフイケ−シヨンの並列処理装置 | |
| JPH01183734A (ja) | プログラム版数チェック方法 |