JPH0290282A - 面塗り処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多角形の内部の領域を塗りつぶす面塗り処理方式に関し
。

多角形の辺が交差する場合にもその多角形の内部の領域
を塗りつぶすことを可能とすることを目的とし。

その内部を塗りつぶすべき多角形の各辺を生成する辺生
成部と、前記塗りつぶしを行う面塗り部と、前記各辺を
定義する線を前記辺生成部で生成された各辺に重ねて描
画する定義線描画部とを備え、前記辺生成部が、１つの
辺に対して１本の走査線につき１つの画素をオンとする
ことにより前記各辺を生成すると共に、前記オンとされ
た画素のうち所定の条件の画素をオフとし、前記面塗り
部が、各走査線につきオンとされた画素の間に存在する
画素をオンとすることにより前記塗りつぶしを行い、前
記定義線描画部が、前記辺生成部においてオフとされた
前記所定の条件の画素をオンとするように構成する。

〔産業上の利用分野〕

本発明は面塗り処理方式に関し、更に詳しくは。

多角形の内部の領域を塗りつぶす面塗り処理方式コンピ
ュータグラフィックスにおいて１画面上に表示された多
角形等の閉領域の内部をある１つの色に塗りつぶすこと
（面塗り）が行われる。

〔従来の技術〕

第９図は従来技術説明図であり、同図において。

５は表示のための画面１点線はラスクスキャンの走査線
（ラスクスキャンの方向を示す）、「・」は１つの画素
でありて面塗りの結果オンとされたものである。

頂点ａないしｄの各座標が与えられ、各頂点を第９図図
示の如く結んで形成される多角形（２つの三角形）の内
部を面塗りするとする。

従来のスキャンコンバージョンと呼ばれる方式では、走
査線をスキャンしながら各走査線での面塗りの始点Ｘ１
及び終点Ｘ２を頂点の座標から計算により求めていた。

そして、始点ＸＩから面塗り、即ち１画素の点燈（オン
）を開始し、終点Ｘ２まで画素をオンとする。これを、
走査線毎にくり返すことにより１面塗りを行っていた。

例えば、始点ＸＩは頂点す及びＣの座標から辺ｂｃ上の
点として求められ、同様に終点Ｘ２は辺ｂａ、ａｄ又は
ｄｃ上の点として求められる。そして、スキャンされた
時、始点Ｘｉに対応する画素から終点Ｘ２に対応する画
素までがオンとされる。

なお、スキャンは９図示の両面５上において。

左から右へ走査線に沿って行われ、走査線は上から順に
走査される。

〔発明が解決しようとする課題〕

前述の従来技術によれば、第９図図示の２つの三角形の
うち上のものについては、その内部の面塗りを問題なく
行うことができるが、下のものについては内部の面塗り
を行うことができない。

即ち、始点ｘ１の存在する辺ｂｅと終点Ｘ２の存在する
辺ａｄとが交点ｅで交差すると、始点Ｘ１は走査方向に
おいて終点Ｘ２の後（右）に存在することになる。この
ため、第９図図示の如く。

下の三角形ｓｄｃについては画素は始点Ｘ１からオンと
され始め走査線の終端までがオンとされる。

この結果、下の三角形は、その外側が面塗りされてしま
う。

このような不都合を避けるために１例えば、交点ｅを求
め、それ以後始点Ｘ１と終点Ｘ２とを交換することが考
えられる。しかし、交点ｅを求める計算は複雑で描画時
間の短縮化の方向に反するので採用できない、また、始
点Ｘ１と終点Ｘ２の値を比較して必要に応じて始点Ｘｉ
と終点Ｘ２を交換することが考えられるが、これも、比
較のための計算を走査線毎に行う必要があり、交差する
辺が多数になると計算時間が長くなるという問題がある
。

このため、従来は、多角形の辺が交差する（ｅの如き交
点を有する）時は、各多角形毎の面塗り。

即ち、上の三角形ｂｅａの面塗りを行った後、別に、改
めて下の三角形ｅｄｃの面塗りを行っていた。

本発明は、多角形の辺が交差する場合にもその多角形の
内部の領域を塗りつぶすことが可能な面塗り処理方式を
提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり３本発明による処理
システムを示している。

第１図において、１は面塗り処理部、２は辺生成部、３
は面塗り部、４は定義線描画部、５は画面である。

辺生成部２は、その内部を塗りつぶすべき多角形の頂点
の座標が与えられると、これを用いて当該多角形の各辺
を生成する。即ち１辺生成部２は。

１つの辺に対して、１本の走査線につき１つの画素をオ
ンとすることをくり返して行って、当該辺を生成する０
画素は、オン（画面５上で点燈される状態）とされるこ
とにより、これを塗りつぶした状態となる。

また９辺生成部２は１辺の生成のためにオンとされた（
実際には、オンとされるべき）画素のうち、所定の条件
の画素をオフ（点燈されない状態。

即ち、塗りつぶされない状態）とする、ここで。

所定の条件の画素とは９面塗り部３による面塗りの際に
、その始点及び終点としてはならない画素に該当するも
のである。

面塗り部３は、各走査線につき、オンとされた２つの画
素の間に画素が存在すれば、これらの画素をオンとする
ことにより塗りつぶしを行う。

定義線描画部４は、頂点の座標を用いて各辺を定義する
線を求め、この線に対応する画素を全てオンとする。こ
の線は１辺生成部２で生成された各辺と条件によりオフ
とされた画素とを合せたものと等しい、即ち、定義線描
画部４は１辺生成部２で生成された各辺上に重ねて定義
線を描画し。

また、オフとされた画素を再びオンとする。

〔作用〕

第２図は本発明の作用説明図であり、同図において、５
は表示のための画面１点線はラスクスキャンの走査線（
ラスクスキャンの方向を示す）。

「Ｌｌ」は１つの画素であって面塗りの結果オンとされ
たもの、「Ｘ」は１つの画素であって辺生成の課程でオ
フとされたものである。

第９図と同様に、頂点ａないしｄの各座標が与えられ、
各頂点を第２図図示の如く結んで形成される多角形（２
つの三角形）の内部を面塗りするとする。

以下、第３図に示す本発明の処理フローに従って、第２
図について説明する。

■　辺生成部２は、頂点ａないしｄの座標から計算によ
り、頂点を結ぶ線と各走査線との交点（又はその近似点
）に存在する１つの画素を求め、これをオンとする。こ
れにより、第２図図示の如く、頂点を結ぶ線上にオンと
された画素が並び５辺が生成される。

また１辺生成部２は５辺の生成のためにオンとすべき画
素のうち、所定の条件の（面塗りの際の始点及び終点と
してはならない）画素を認識して、これらをオフとする
。これにより、第２図図示の如く２点す、ｃ及びｅに対
応する画素がオフとされる。

■　面塗り部３は、走査線を順にスキャンしてゆき、既
に処理■でオンとされた画素があったら。

これを認識して、これに続く画素をオンにしながらスキ
ャンしてゆく、そして、再び既に処理■でオンとされた
画素があったら、これを認識して、続り画素をオンとす
るのを中止する。即ち１面塗り部３は１面塗りのための
始点及び終点を固定することなく１例えば、奇数番目の
既にオンにされた画素を始点として、偶数番目の既にオ
ンにされた画素を終点として認識し、これらの間の画素
をオンとする面塗りを行う。

これにより、第２図図示の如く、生成された辺に挟まれ
た部分の画素がオンとされ、上の三角形ｂａａ及び下の
三角形ｅｄｃの内部が共に面塗りされる。一方１点す、
ｃ及びｅはオンとされないまま残る。

■　定義線描画部４は、頂点を結ぶ線、即ち、各辺を定
義する線を求め、対応する画素を全てオンとする。即ち
９辺生成部２で生成された辺は再度描画され（オンとさ
れ）、また１点す、　　ｃ及びｅもオンとされる。これ
により１面塗りが完成する。

このように２本発明では、−度の（連続した）面塗りに
より、多角形の辺が交差する場合にもその多角形の内部
の領域を塗りつぶすことができる。

〔実施例〕

第４図は実施例構成図であり、処理システムを示してい
る。

第４図において、６は中央処理装置（ＣＰ　Ｕ）とメモ
リからなる処理装置、７は画面の描画用メモリ　（ＲＡ
Ｍ）、８はフラグ用レジスタである。

描画用メモリ７は、画面５の全画素に対して１対１に対
応するビット数（メモリセル）を持ち。

そのメモリ構成も画面５の構成と同一にされる。

描画用メモリ７の各ビット（メモリセル）は、対応する
画素のオン及びオフに応じて８各々、オン（“ｌ”）及
びオフ（“Ｏ”）とされる。

面塗り処理部１が行う辺生成１面塗り、定義線描画の各
処理において、前述の如く行われる画面をスキャンして
画素をオン又はオフとする処理は。

実際は、ｎ素ではなく、描画用メモリ７をスキャンして
そのビットをオン又はオフとする（“ｌ”又は“０°を
書込む）処理である０面塗り処理部ｌは、描画用メモリ
７の内容に従って、処理装置６の画面制御部（図示して
いない）を介して画面５に表示を行う。

なお、描画用メモリ７の各ビットは、処理開始前にクリ
アされて、全てオフとされる。

フラグ用レジスタ８は１面塗り部３が描画用メモリ７を
スキャンした時に２辺生成部２により既にオンとされた
ビットがあったら、“ｌ”が書込まれる（フラグが′１
′″とされる）、そして、再び既にオンとされたビット
があったら、フラグが“Ｏ″に戻される。フラグは、画
面５の走査線の右端にあたるピントまでスキャンしたら
、°０′にクリアされる。

面塗り部３は、フラグが“ｌｏの間は描画用メモリ７の
ビットをオンにしてスキャンを続け、フラグが０”の間
はこれを中止する。これにより。

始点と終点を固定することなく、複雑な図形でも正しく
面塗りができる。

次に、第５図及び第６図により２辺生成について説明す
る。

第５図及び第６図において１点線は走査線。

「、」及び「Ｘ」は、各々、１つの画素であって。

オン及びオフとされたものである。

辺生成のロジックとしては、第５図（Ａ）。

（Ｂ）に示す如き２種類の方法がある０本発明では、生
成した辺を面塗りの始点又は終点（を示すフラグ）とし
て用いる。そこで、第５図（Ａ）の如く走査方向に複数
のオンとされた画素が並ぶロジ、りは採らず、第５図（
Ｂ）の如＜、１つの辺については１走査線上で１つの画
素がオンとされる方法が採られる。これにより１辺生成
を面塗りの前処理とすることができる。

辺生成の際の多角形の頂点の取扱いは、第６図（八）、
（Ｂ）に示すようにされる。

第６図（Ａ）、　（Ｂ）に図示の如き頂点ａ及びＣに挟
まれた頂点すについて、　（ｙｃ−３’ｂ）及び（ｙｂ
−ｙａ）を求める。ここで、ｙ、ないしｙｃは各頂点の
ｙ座標であり、その頂点の対応する走査線が何本口のも
のであるかを示す。

このｙ座標演算処理の結果、（ｙｃ−３’ｂ）と（ｙｂ
−ｙａ）とが異符号となったら（第６図（Ａ）の場合）
、各頂点を結ぶ辺は全部生成する（全画素をオンとする
）こととする、即ち１辺ａｂと辺ｂｃとが頂点すで重な
る。一方、　（ｙ。

ｙ、）と（ｙｂ　−ｙａ　）とが同符号となったら（第
６図図示（Ｂ）の場合）、一方の辺（例えば辺ａｂ）は
全部生成し、他方の辺（例えば辺ｂＣ）は挟まれた頂点
すについては生成せずその次の画素から辺生成を行うこ
ととする。

この後、生成した辺の各画素について１例えば各走査線
毎に排他的論理和（Ｅ−ＯＲ）の演算を行う、即ち、同
一の画素が重ねてオンとされている場合はオフとされ、
異なる画素がオンとされている場合はそのままとされる
。

このＥ−ＯＲ演算処理の結果、第６図（Ａ）及び（Ｂ）
における点すは、各々、オフ及びオンとされる。なお、
第２図における点す及びＣは第６図（Ａ）と同様であり
、同図における点ｅも点ａ及びｂ又は点ｄ及びＣに挟ま
れた点として考えれば第６図（Ａ）と同様である。また
、同図の点ａ及びｄは第６図（Ｂ）と同様である。これ
により。

始点及び終点としてはならない画素を１辺生成によりオ
ンとされる画素から除いてオフとすることができる。

なお０辺生成後、　Ｅ−ＯＲ演算処理を先に行いオフと
された画素についてｙ座標演算処理を行ってオン又はオ
フに分けてもよい。

辺生成の際の水平線（走査線に一敗する線）の取扱いは
、第６図（Ｃ）ないしくＧ）に示すいずれかにされる。

即ち、水平線の始点又は終点の１つの画素がオンとされ
る。これにより、生成された辺を面塗りの始点又は終点
とすることができる。

次に、第７図ないし第８図（Ａ）により０面塗りについ
て説明する。

第７図は面塗り部３が行う面塗り処理フローを示してい
る。

■　画素（実際は対応するビット）のアドレスを（ｘ、
　　ｙ）で示し、Ｘは走査方向の位置、ｙは何本目の走
査線かを示すとする。

多角形の頂点の座標が与えられると、走査すべき最小の
矩形を求め、その内の最も上の走査線のアドレスを０と
する。ｙ＝０として、最も上の走査線についてスキャン
を開始する。

■　フラグが“ＯＳにクリアされる。

■　１本の走査線で、最小の矩形の内部に含まれる最も
左側の画素のアドレスをＯとする。ｘ＝Ｏとして、この
画素について調べる。

■　アドレス（０，０）の画素が９辺生成部２によって
既にオンとされているか否かが調べられる。

■　当該画素がオフの時、フラグが“０″が“１”かが
調べられる。

フラグが０″であれば、この画素はオンとされるべきも
のではない、また１画素がオフであるから面塗りの始点
でも終点でもないのでフラグの変更も不要である。そこ
で、フラグが“０°なら何らの処理も行わず９次処理０
を行う。

■　フラグが′１”であれば、この画素はオンとされる
べきものである。そこで、当日亥画素をオフからオンと
する。ｉｌ素がオフであったからフラグはそのままとさ
れる。

■　当該画素がオンの時、フラグが“０′が“１゛かが
調べられ、この画素が面塗りの始点か終点かが調べられ
る。

■　フラグ力ぴ０１であれば１画素のオンと合せて５面
塗りの始点であることが判る。そこで。

画素は既にオンとされているから、続く画素をオンとす
るために、フラグを“１”とする。

■　フラグが“ｌ”であれば９画素のオンと合せて１面
塗りの終点であることが判る。そこで。

続く画素をオンとしない（オフとする）ために。

フラグを“１”から“０”にする。

［相］　以上で１つの画素についての処理を終り９次ア
ドレスの画素の処理のため、ｘ＝ｘ＋ｌとする。

■　新しいＸの値が前述の最小の矩形内であれば。

処理■ないし［相］をくり返す。

■　新しいＸの値が最小の矩形外であれば、当該走査線
上の画素の処理が終ったものとして２次アドレスの画素
の処理のためｙ−ｙ＋１とする。

０　新しいｙの値が最小の矩形内の走査線を指すもので
あれば、処理■ないし０をくり返す、！＆小の矩形外の
走査線を指すものであれば１面塗り処理は終了する。

以上の面塗り処理によって１例えば、第８図（Ａ）に図
示の如く、その内部の領域を塗りつぶしたものが得られ
る。この時には、まだ１点ａや辺（水平線）ｂの如く、
塗りつぶすべき画素がオフのまま残されている。なお２
辺すが残るのは。

第６図（Ｄ）又は（Ｅ）に従って５辺すの先頭の画素が
オフとされたためである。

この後、定義線を重ねて描画することにより。

点ａと辺すとを塗りつぶし、第８図（Ｂ）に図示する完
成図が得られる。

〔発明の効果〕

以上説明したように９本発明によれば、多角形等の閉領
域の内部の面塗り処理において１辺生成により生成した
辺を面塗りの始点及び終点として用いることにより、−
度の連続した面塗りにより。

多角形の辺が交差したりするような複雑な図形について
も、その内部の領域を正しく面塗りすることができる。

【図面の簡単な説明】

第１図は本発明の原理構成図。 第２図は本発明の作用説明図。 第３図は本発明の処理フロー 第４図は実施例構成図。 第５図及び第６図は辺生成の説明図。 第７図は面塗り処理フロー 第８図は面塗りの説明図。 第９図は従来技術説明図。 １は面塗り処理部、２は辺生成部、３は面塗り部、４は
定義線描画部、５は画面、６は処理装置。 ７は描画用メモリ、８はフラグ用レジスタである。 特許出願人　株式会社ピーエフニー

Claims (1)

1. 【特許請求の範囲】 その内部を塗りつぶすべき多角形の各辺を生成する辺生
   成部（２）と、 前記塗りつぶしを行う面塗り部（３）と、 前記各辺を定義する線を前記辺生成部（２）で生成され
   た各辺に重ねて描画する定義線描画部（４）とを備え、 前記辺生成部（２）が、１つの辺に対して１本の走査線
   につき１つの画素をオンとすることにより前記各辺を生
   成すると共に、前記オンとされた画素のうち所定の条件
   の画素をオフとし、 前記面塗り部（３）が、各走査線につきオンとされた画
   素の間に存在する画素をオンとすることにより前記塗り
   つぶしを行い、 前記定義線描画部（４）が、前記辺生成部 （２）においてオフとされた前記所定の条件の画素をオ
   ンとする ことを特徴とする面塗り処理方式。