JPH0289488A - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPH0289488A JPH0289488A JP63241324A JP24132488A JPH0289488A JP H0289488 A JPH0289488 A JP H0289488A JP 63241324 A JP63241324 A JP 63241324A JP 24132488 A JP24132488 A JP 24132488A JP H0289488 A JPH0289488 A JP H0289488A
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- integrator
- variable gain
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビやＶＴＲ等で色信号の利得を一定に制
御するＡ ＣＣ（Ａｕｔｏａ＋ａｔｌｃ ｃｈｒｏｍａ
ｃｏｎｔｒｏｌ）回路のごとき自動利得制御装置に関
するものである。
御するＡ ＣＣ（Ａｕｔｏａ＋ａｔｌｃ ｃｈｒｏｍａ
ｃｏｎｔｒｏｌ）回路のごとき自動利得制御装置に関
するものである。
従来の技術
近年映像信号をディジタル処理する要望が高まり、従来
アナログ処理されていたＡＣＣ回路のような自動利得制
御装置をディジタルで実現することが要求されている。
アナログ処理されていたＡＣＣ回路のような自動利得制
御装置をディジタルで実現することが要求されている。
以下第３図を用いて従来の自動利得制御装置について説
明する。この例は入力された色信号のレベルを一定に制
御する装置である。色信号はＡ／Ｄ変換器１２でディジ
タル信号に変換される。この変換された色信号のバース
ト信号レベルはバーストレベル検出器１４で検出され、
レベル比較器１５で基準レベルと比較され、その差は積
分器１６で積分され可変利得増幅器１３を制御する。そ
の結果可変利得増幅器１３の出力レベルは一定に保たれ
る。これはアナログのＡＣＣ回路をそのままディジタル
に置き換えるたものであり、アナログの例としてはテレ
ビジ日ン工学ハンドブックｐｐ９８９に示されている。
明する。この例は入力された色信号のレベルを一定に制
御する装置である。色信号はＡ／Ｄ変換器１２でディジ
タル信号に変換される。この変換された色信号のバース
ト信号レベルはバーストレベル検出器１４で検出され、
レベル比較器１５で基準レベルと比較され、その差は積
分器１６で積分され可変利得増幅器１３を制御する。そ
の結果可変利得増幅器１３の出力レベルは一定に保たれ
る。これはアナログのＡＣＣ回路をそのままディジタル
に置き換えるたものであり、アナログの例としてはテレ
ビジ日ン工学ハンドブックｐｐ９８９に示されている。
発明が解決しようとする課題
しかしながら上記の構成ではＡ／Ｄ変換器に入力される
色信号のレベルがＡ／Ｄ変換器の入力のダイナミックレ
ンジに対して小さいときは、可変利得増幅器１３の出力
は上述のように一定に保たれるが、色信号に割り当てら
れるビット数が低下するので量子化ノイズが増加する欠
点があった。
色信号のレベルがＡ／Ｄ変換器の入力のダイナミックレ
ンジに対して小さいときは、可変利得増幅器１３の出力
は上述のように一定に保たれるが、色信号に割り当てら
れるビット数が低下するので量子化ノイズが増加する欠
点があった。
課題を解決するための手段
上記問題点を解決するため本発明の自動利得制御装置は
、入力信号の振幅を可変する第１の可変利得増幅器と、
その出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換
器の出力の振幅を可変する第２の可変利得増幅器と、第
２の可変利得増幅器の出力の振幅を検出する振幅検出器
と、その出力と第１の基準値を比較する第１の比較器と
、その出力を積分し前記第１の可変利得増幅器を制御す
る第１の積分器と、第１の積分器の出力と第２の基準値
を比較する第２の比較器払 その出力に応じて前記第１
の可変利得増幅器を制御する制御回路から構成されるも
のである。
、入力信号の振幅を可変する第１の可変利得増幅器と、
その出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換
器の出力の振幅を可変する第２の可変利得増幅器と、第
２の可変利得増幅器の出力の振幅を検出する振幅検出器
と、その出力と第１の基準値を比較する第１の比較器と
、その出力を積分し前記第１の可変利得増幅器を制御す
る第１の積分器と、第１の積分器の出力と第２の基準値
を比較する第２の比較器払 その出力に応じて前記第１
の可変利得増幅器を制御する制御回路から構成されるも
のである。
作用
本発明は上記した構成により、Ａ／Ｄ変換器のダイナミ
ックレンジを有効に利用して信号の量子化ノイズを増加
させない自動利得制御装置を得ることができる。
ックレンジを有効に利用して信号の量子化ノイズを増加
させない自動利得制御装置を得ることができる。
実施例
以下本発明の自動利得制御装置について図面を参照しな
がら説明する。
がら説明する。
第１図は本発明の第１の実施例の構成を示したブロック
図である。本実施例は入力信号がバースト信号を含む色
信号の場合である。色信号は可変利得増幅器１で増幅さ
れＡ／Ｄ変換器２でディジタル信号に変換される。変換
された色信号は可変利得増幅器３で増幅される。可変利
得増幅器３は例えば乗算器で実現できる。バーストレベ
ル検出器４は可変利得増幅器３の出力のバースト信号の
レベルを検出し、そのレベルはレベル比較器５で基準レ
ベルａと比較される。積分器６はレベル比較器５の出力
を積分して可変利得増幅器３を制御する。その結果可変
利得増幅器３の出力はバーストレベルが基準レベルａと
等しくなる。以上の動作に於て可変利得増幅器３の入力
レベルが低下した時即ちＡ／Ｄの入力レベルが低下した
時は、可変利得増幅器３は出力レベルを一定に保つため
に利得が増大する。いまＡ／Ｄ変換器２にそのダイナミ
ックレンジに最適な色信号が入力された時の積分器６の
出力をＸとすれば、Ａ／Ｄ変換器２に入力される色信号
のレベルが低下した時は積分器６の出力はＸより太き（
なり、反対に、増加したときはＸより小さくなる。従っ
て積分器６の出力がＸであればＡ／Ｄ変換器２にそのダ
イナミックレンジに最適な色信号が入力されていること
になる。
図である。本実施例は入力信号がバースト信号を含む色
信号の場合である。色信号は可変利得増幅器１で増幅さ
れＡ／Ｄ変換器２でディジタル信号に変換される。変換
された色信号は可変利得増幅器３で増幅される。可変利
得増幅器３は例えば乗算器で実現できる。バーストレベ
ル検出器４は可変利得増幅器３の出力のバースト信号の
レベルを検出し、そのレベルはレベル比較器５で基準レ
ベルａと比較される。積分器６はレベル比較器５の出力
を積分して可変利得増幅器３を制御する。その結果可変
利得増幅器３の出力はバーストレベルが基準レベルａと
等しくなる。以上の動作に於て可変利得増幅器３の入力
レベルが低下した時即ちＡ／Ｄの入力レベルが低下した
時は、可変利得増幅器３は出力レベルを一定に保つため
に利得が増大する。いまＡ／Ｄ変換器２にそのダイナミ
ックレンジに最適な色信号が入力された時の積分器６の
出力をＸとすれば、Ａ／Ｄ変換器２に入力される色信号
のレベルが低下した時は積分器６の出力はＸより太き（
なり、反対に、増加したときはＸより小さくなる。従っ
て積分器６の出力がＸであればＡ／Ｄ変換器２にそのダ
イナミックレンジに最適な色信号が入力されていること
になる。
そこでレベル比較器７で積分器６の出力と基準レベルｂ
を比較し、その基準レベルｂを上のＸとして、比較した
出力が零となるように制御回路８で可変利得増幅器１を
制御すれば、Ａ／Ｄ変換器２にそのダイナミックレンジ
に最適な色信号を入力することができる。制御回路８は
レベル比較器７の出力をＤ／Ａ変換するＤ／Ａ変換器９
とその出力を積分する積分器１０で構成する。
を比較し、その基準レベルｂを上のＸとして、比較した
出力が零となるように制御回路８で可変利得増幅器１を
制御すれば、Ａ／Ｄ変換器２にそのダイナミックレンジ
に最適な色信号を入力することができる。制御回路８は
レベル比較器７の出力をＤ／Ａ変換するＤ／Ａ変換器９
とその出力を積分する積分器１０で構成する。
なお本実施例ではバーストレベル検出器４から可変利得
増幅器３に帰還するディジタルの制御ループと、レベル
比較器７から可変利得増幅器１に帰還するアナログの帰
還ループの２つの帰還ループが存在するが、アナログの
ループの応答をディジタルのループの応答に比べて遅く
しておけば、２つのループが干渉を起して誤動作するこ
とはない。
増幅器３に帰還するディジタルの制御ループと、レベル
比較器７から可変利得増幅器１に帰還するアナログの帰
還ループの２つの帰還ループが存在するが、アナログの
ループの応答をディジタルのループの応答に比べて遅く
しておけば、２つのループが干渉を起して誤動作するこ
とはない。
次に本発明の第２の実施例について第２図を参照して説
明する。
明する。
本実施例は第１の実施例の制御回路８を制御回路２０に
置き換えたものであり他の構成要素はすべて同じである
。同一構成要素には同一番号を付した。制御回路２０は
ＰＷＭ回路２２と積分器２１で構成される。ＰＷＭ回路
２２はレベル比較器７の出力をＰＷＭ信号に変調して出
力する。この信号は通常はローパスフィルタで濾波する
ことによってアナログの電圧に変換されるが、本実施例
では積分器２１がこのローパスフィルタの機能を兼ねて
いる。本実施例を用いれば第１の実施例と同等の効果を
Ｄ／Ａ変換器９を用いずに実現できる。
置き換えたものであり他の構成要素はすべて同じである
。同一構成要素には同一番号を付した。制御回路２０は
ＰＷＭ回路２２と積分器２１で構成される。ＰＷＭ回路
２２はレベル比較器７の出力をＰＷＭ信号に変調して出
力する。この信号は通常はローパスフィルタで濾波する
ことによってアナログの電圧に変換されるが、本実施例
では積分器２１がこのローパスフィルタの機能を兼ねて
いる。本実施例を用いれば第１の実施例と同等の効果を
Ｄ／Ａ変換器９を用いずに実現できる。
なお以上の説明は入力が色信号の場合について説明した
が本発明の効果はこれに限定されるものではなく、入力
信号に応じてそのレベルの検出手段をバーストレベル検
出器４の代りに用いればどのような信号にも適用できる
。
が本発明の効果はこれに限定されるものではなく、入力
信号に応じてそのレベルの検出手段をバーストレベル検
出器４の代りに用いればどのような信号にも適用できる
。
発明の効果
以上述べてきたように、本発明の自動利得制御装置を用
いればＡ／Ｄ変換器のダイナラミックレンジを有効に利
用しながら出力信号のレベルを一定に保ことができる。
いればＡ／Ｄ変換器のダイナラミックレンジを有効に利
用しながら出力信号のレベルを一定に保ことができる。
また本発明の自動利得制御装置は１つの振幅検出器（実
施例ではバーストレベル検出器４）でディジタルとアナ
ログの２つの独立のループを制御できる。
施例ではバーストレベル検出器４）でディジタルとアナ
ログの２つの独立のループを制御できる。
さらに本発明の自動利得制御装置は、制御回路にＰＷＭ
回路を用いることによりＤ／Ａ変換器が不要となり回路
規模を削減できる。
回路を用いることによりＤ／Ａ変換器が不要となり回路
規模を削減できる。
第１図は本発明の第１の実施例の構成を示したブロック
図、第２図は本発明の第２の実施例の構成を示したブロ
ック図、第３図は従来例の構成を示したブロック図であ
る。 １、３・・・・・・可変利得増幅器、 ４・・・・・
・バーストレベル検出器、 ６・・・・・・積分器、
８・・・・・・制御回路、 ９・・・・・・Ｄ／
Ａ変換器、 ２０・旧・・制御回路、２２・・・・・
・ＰＷＭ回路。
図、第２図は本発明の第２の実施例の構成を示したブロ
ック図、第３図は従来例の構成を示したブロック図であ
る。 １、３・・・・・・可変利得増幅器、 ４・・・・・
・バーストレベル検出器、 ６・・・・・・積分器、
８・・・・・・制御回路、 ９・・・・・・Ｄ／
Ａ変換器、 ２０・旧・・制御回路、２２・・・・・
・ＰＷＭ回路。
Claims (4)
- （１）入力信号の振幅を可変する第１の可変利得増幅器
と、その出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ
変換器の出力の振幅を可変する第２の可変利得増幅器と
、第２の可変利得増幅器の出力の振幅を検出する振幅検
出器と、その出力と第１の基準値を比較する第１の比較
器と、その出力を積分し前記第１の可変利得増幅器を制
御する第１の積分器と、第１の積分器の出力と第２の基
準値を比較する第２の比較器と、その出力に応じて前記
第１の可変利得増幅器を制御する制御回路を具備してな
る自動利得制御装置。 - （２）入力信号はバースト信号の付加された色信号であ
り、振幅検出器はバースト信号の振幅を検出することを
特徴とする請求項１）記載の自動利得制御装置。 - （３）制御回路は第２の比較器の出力をＤ／Ａ変換する
Ｄ／Ａ変換器と、その出力を積分する第２の積分器から
構成されることを特徴とする請求項（１）記載の自動利
得制御装置。 - （４）制御回路は第２の比較器の出力をＰＷＭ（パルス
幅変調）するＰＷＭ回路と、その出力を積分する第３の
積分器から構成されることを特徴とする請求項１）記載
の自動利得制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24132488A JPH0714217B2 (ja) | 1988-09-27 | 1988-09-27 | 自動利得制御装置 |
| US07/410,261 US4989074A (en) | 1988-09-27 | 1989-09-21 | Digital automatic gain control apparatus |
| KR1019890013904A KR930000974B1 (ko) | 1988-09-27 | 1989-09-27 | 디지탈 자동이득 제어장치 및 그 제어방법 |
| EP89117885A EP0361452B1 (en) | 1988-09-27 | 1989-09-27 | Digital automatic gain control apparatus and method |
| DE68923514T DE68923514T2 (de) | 1988-09-27 | 1989-09-27 | Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24132488A JPH0714217B2 (ja) | 1988-09-27 | 1988-09-27 | 自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289488A true JPH0289488A (ja) | 1990-03-29 |
| JPH0714217B2 JPH0714217B2 (ja) | 1995-02-15 |
Family
ID=17072600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24132488A Expired - Lifetime JPH0714217B2 (ja) | 1988-09-27 | 1988-09-27 | 自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714217B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005507568A (ja) * | 2001-02-16 | 2005-03-17 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
| KR20110130906A (ko) * | 2010-05-28 | 2011-12-06 | 엘지이노텍 주식회사 | 크로마 신호 자동 제어 기능을 갖는 방송신호 수신장치 및 그를 이용한 방송신호 수신방법 |
| JP2013055503A (ja) * | 2011-09-05 | 2013-03-21 | Onkyo Corp | 音量調整装置 |
-
1988
- 1988-09-27 JP JP24132488A patent/JPH0714217B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005507568A (ja) * | 2001-02-16 | 2005-03-17 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
| KR20110130906A (ko) * | 2010-05-28 | 2011-12-06 | 엘지이노텍 주식회사 | 크로마 신호 자동 제어 기능을 갖는 방송신호 수신장치 및 그를 이용한 방송신호 수신방법 |
| JP2013055503A (ja) * | 2011-09-05 | 2013-03-21 | Onkyo Corp | 音量調整装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714217B2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000974B1 (ko) | 디지탈 자동이득 제어장치 및 그 제어방법 | |
| JPH0338907A (ja) | 送信出力電力制御装置 | |
| US4982191A (en) | Clamping apparatus and gain control apparatus | |
| JPH0289488A (ja) | 自動利得制御装置 | |
| JP3311345B2 (ja) | ビデオ信号受信装置 | |
| US5282024A (en) | White balance correction device | |
| EP0462804A2 (en) | Video signal clamper | |
| JPS63244934A (ja) | アナログ・デジタル変換装置 | |
| JPH01108872A (ja) | ダイナミツクフオーカス回路 | |
| US5477183A (en) | Automatic gain and level control circuit and method | |
| EP0924938A3 (en) | Comb filter and method for controlling the same | |
| US5185569A (en) | Peak value detecting circuit | |
| JPS6161572A (ja) | くし形フイルタ | |
| JP2973451B2 (ja) | 利得制御回路 | |
| JPS6347066Y2 (ja) | ||
| EP0271954A2 (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
| GB2076263A (en) | Switchable signal compressor/signal expander | |
| JPH09321636A (ja) | 送信出力レベル制御回路 | |
| JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
| JPH02306776A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| JPH03177103A (ja) | 自動利得制御装置 | |
| JPS6266790A (ja) | デイジタル色飽和度制御装置 | |
| JPS6115493A (ja) | 色信号処理装置 | |
| JPH04137864A (ja) | 画像入出力装置 | |
| JPH033518A (ja) | 画像信号ａ／ｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 14 |