JPH0289140A - リセット方式 - Google Patents

リセット方式

Info

Publication number
JPH0289140A
JPH0289140A JP63241299A JP24129988A JPH0289140A JP H0289140 A JPH0289140 A JP H0289140A JP 63241299 A JP63241299 A JP 63241299A JP 24129988 A JP24129988 A JP 24129988A JP H0289140 A JPH0289140 A JP H0289140A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
reset
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63241299A
Other languages
English (en)
Inventor
Hiroshi Ogawa
宏 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP63241299A priority Critical patent/JPH0289140A/ja
Publication of JPH0289140A publication Critical patent/JPH0289140A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば車載用マイクロコンピュータなどの
リセットを行う方式に関する。
従来の技術 近年、マイクロコンピュータを使用したシステムの小形
化が進み、様々な分野に用いられている。
自動車などでも一般に複数のマイクロコンピュータが搭
載され、エンジンの点火時期や燃料噴射量、ブレーキ制
御などの走行状態の制御、また各種音響機器の制御など
を行っている。
第7図は、マイクロコンピュータを含む典型的な従来技
術の制御袋W、1の構成を示すブロック図である。第7
図を参照して、制御装置・1はたとえば自動車に関して
各種制御を行うマイクロコンピュータ2に関する補助動
作を行う補助口n3を含んで構成され、これらには発振
器4.5がそれぞれ設けられ、基準クロック信号を供給
する。またマイクロコンピュータ2は補助回路3に、た
とえば定常的なパルス信号である暴走検出信号S1と。
上記各種制御を行う制(1信号S2とを出力している。
補助回路3には、前記暴走検出信号S1が入力される、
たとえばウオッチドグタイマ回n(以下、WDT回路と
略す)6が備えられる。前記暴走検比信号S1はマイク
ロコンピュータ2が正常に動作している場きには、前記
定常パルス信号として出力され、マイクロコンピュータ
2が暴走状態などの異常状態となった場合には、たとえ
ばハイレベルまたはローレベルにレベルが固定された信
号として出力される。WDT回路6はこの暴走検出信号
S1の状態を監視する。またマイクロコンピュータ2が
異常状態となったときに、車両が完全にかつ最低限の走
行を可能とする補助制御信号を発生する代替回路7が設
けられている0代替回路7は、基準クロック信号φをも
とに補助制御信号S4を発生ずる構成を採るのが一般的
である。
また補助回路3には切換スイッチ8が設けられており、
入力端子8aにはマイクロコンピュータ2からの制御信
号S2が供給され、入力端子8bには代替回路7からの
補助制御信号S4が供給される。また出力端子80はA
ND回路9の一方側の入力端子に接続され、他方側の入
力端子には抵抗10およびコンデンサ11から成るイニ
シャル期間設定部12からの信号S5が供給される。
第8図は、制御装置1の動作を説明するタイムチャート
である。第8図を併せて参照して、本従来例の制御装置
1は基本的にパワーオンリセット処理を行う、すなわち
第8図(1)の時刻t1でイグニションスイッチなどが
繰作されて電源が供給されると、イニシャル期間設定部
12では第8図(2)に示すようにしだいにコンデンサ
11の端子電圧が上昇する。この端子電圧が予め定めら
れる基!s電圧vOを超えてハイレベルとなると、AN
D回路9が導通状態となる。本従来例の制御装置1では
、第8図(3)に示す期間TOだけ制御装置1としての
出力を禁止するようにしている。
前記WDT回路6がマイクロコンピュータ2の異常状態
を検出すると、切換スイッチ8は代替回路7側に切換え
られ、代替回路7から燃r1噴射盪および点火時期など
車両走行を可能とする補助制御信号が出力される。この
代替回路7からの各制御信号は自動車が最低限走行でき
る範囲の値に選ばれる。このようにしてマイクロコンピ
ュータ2の異常時でも自動車の最低限の走行が可能とな
るようにしている。
発明が解決しようとする課題 上述したような従来例の補助回路3において、その動作
を規定する発振器5の破損や異常などによって、基準ク
ロック信号φが供給されない場合がある。前記信号S5
のレベルが十分に高くまた切換スイッチ8がマイクロコ
ンピュータ2側に切換っている状りて、発振器5からの
基準クロック信号φの供給が停止すると補助回路3は動
fヤを停止する。したがってこのような状態下でマイク
ロコンピュータ2が異常状態となった場合にはこれを検
出することができず、異常な制御出力S2が切換スイッ
チ8、AND[i8]路9を介して出力されることにな
る。このような状態は補助回路の本来の目的から外れる
ものである。
本発明の目的は、上述の技術的課題を解消し、動fYを
規定する発振手段からの20ツク信号が停止するような
t%合であっても、リセット動作を行うことができるよ
うにしたリセット方式を提供することである。
課題を解決するための手段 本発明は、イニシャル信号発生手段と、出力信号を発生
する出力信号発生手段と、出力信号発生手段にクロック
信号を供給する発振手段と、 出力信号発生手段からの信号を導通/遮断するスイッチ
ング手段と、 イニシャル信号発生手段と発振手段との各出力が入力さ
れるスイッチング制御手段とを備え、発振手段の異常時
にはスイッチング手段を遮断して予め定められたリセッ
ト信号を出力するようにしたことを特徴とするリセット
方式である。
(Ir−用 本発明に従えば、イニシャル信号発生手段からイニシャ
ル信号が発生されたr&、発振手段が正常である場合に
はスイッチング手段は導通状態となり、出力信号発生手
段からの信号が出力される。
一方、発振手段が異常である場合にはスイッチング手段
は遮断され、予め定められるリセット信号を出力する。
これにより発振手段からのクロツク信号が停止した場α
であっても、不所望な異常状態が発生することを防ぐこ
とができる。
実施例 第2図は、本発明の一実施例に従う制(1装置21の構
成を示すブロック図である。第2図を参照して、本実施
例の構成について説明する。制御装¥121は、たとえ
ば自動車に搭載され燃11噴射量や点火時期の制御、ブ
レーキ制御または各種音響機器の制p−などを行うマイ
クロコンピュータ22と、後述するような動作を行う補
助回路23とを含む。マイクロコンピュータ22は補助
回路23に暴走検出信号Sllと、前述したような各種
制御x−を行う制御信号SL2とを供給する。また補助
回路23の出力信号S13がマイクロコンピュータ22
に供給され、出力状態が監視されている。
これらマイクロコンピュータ22および補助回路23に
は発振器24.25がそれぞれ設けられ、基準クロック
信号を供給している。
補助回路23には、暴走検出信号Sllが供給される、
いわゆるWDT回路26が備えられる。
前記暴走検出信号811はマイクロコンピュータ22が
正常動作しているときには、たとえば定常的なパルス信
号として発生され、一方、暴走状態など異常状態となっ
たときにはハイレベルまたはローレベルにレベルが固定
された信号として出力される。WDT回路26はこの暴
走検出信号S11の態様を読取り、切換スイッチ27を
切換える。
切換スイッチ27の入力端子27 aには前記制御信号
SL2が入力され、入力端子27bには代替回路28の
信号が入力される。
この代替回路28は自動車の燃料噴射量や噴射タイミン
グまたは点火時期やブレーキ制御信号など、自動車の走
行に必要な制御信号をマイクロコンピュータ22に代わ
り発生するものである1代替回路28の出力信号はマイ
クロコンピュータ22が異常状態となっても自動車を最
低限走行させるのに必要な範囲にその値が選ばれる。こ
の代替回路28には前記発振器25から基準クロック信
号φが供給され、代替13号(補助制御信号)S14を
発生させる構成をとっている。
また補助回路23には抵抗29およびコンデンサ30か
ら成るイニシャル期間設定部31が設けられる。イニシ
ャル期間設定部31からの信号S15は、補助回路23
にきよれるリセット解除回路32に入力される。リセッ
ト琳除回路32にはクロック信号φが入力され、後述す
るように予め定める一定条件が成立した時点で、たとえ
ばハイレベルの出力信号S16を導出する。出力信号8
16と前記切換スイッチ27の共通端子27cとはAN
D回路33に接続され、その出力が制御出力813とな
る。
補助回路23の代替回路28およびマイクロコンピュー
タ22には、アイドリング検出部40の出力信号IDL
、クランク角センナ処理部41の出力信号TDCおよび
スタータ信号処理部42の出力であるスタータ信号ST
Aがそれぞれ与えられる。出力信号IDLは、たとえば
アクセル全閉のときにハイレベルとなる信号であり、出
力信号TDCは、内燃機関のクランクの回転位置および
回転数を表す信号であり、たとえば上死点毎にパルスが
出力される。スタータ信号処理部42は、セルモータの
駆動電圧を検出することによりセルモータの駆動時にス
タータ信号STAを出力する。
これらの信号によってマイクロコンピュータ22は各種
の制御を行う、また代替回路23は通常走行時、スター
タ起動時およびアイドリング時でそれぞれ異なった状態
の出力信号S14を出力する構成であり、信号の切換え
などのためにこれらの信号を用いている。
第1因は、前記リセット解除回路32の基本的構成を示
すブロック図である3第1図を参照して、リセット解除
回路32は前記イニシャル期間設定部31に接続され、
電源電圧VCCが付勢されたか否かを判断する電源投入
検出部34を備える。
電源投入検出部34からの信号は、クロック信号φが入
力されクロック信号φを計数するカウンタ35のクリア
入力端子CLRに入力されるとともに、たとえばフリッ
プフロップ回路36のセット入力端子Sに入力される。
カウンタ35の出力はフリップフロップ回路36のリセ
ット入力端子Rに入力され、このフリップフロップ回路
36の出力が信号S16として出力される。
このようなリセット解除回路32では、電源電圧Vcc
が投入された状態を検出したタイミングでカウンタ35
の内容がクリアされるとともに、フリップフロップ回路
36の出力を強制的に「H」レベルとする。この後、カ
ウンタ35が基準クロック信号φが予め定める数だけ到
来したことを計数すると、このタイミングで79717
011回路36の出力をrl−、レベルとし、第2図に
示すAND回路33が導通状1となる。すなわちこのよ
うに・して、補助回路23に電源が投入された後であっ
ても、基準クロック信号φが正常に発生されていない場
合には補助回路23のリセット状態が継続される。
第3図は、第1図示のリセット解除回路32の具体的構
成例を示すブロック図である。第3図を併せて参照して
、前記カウンタ35はたとえば2つのD形フリツ1フロ
ップ回路37.38を含んで構成され、電源投入検出部
34は閾[VOを有する反転回路として構成される。各
フリップフロップ回路37.38の反転出力端子Qはそ
れぞれのデータ入力端子りと接続され、リセット入力端
子Rには前記電源投入検出部34の出力が与えられる。
79712071回路37のクロック入力端子CLKに
はNAND回路39の出力が入力され、このNAND回
路39には基準クロック信号φと前記制御信号S16と
が入力される。
フリップフロップ回路37の反転出力端子Q出力は、7
9712071回路38のクロック入力端子CLKに供
給され、フリップフロップ回路38の反転出力端子Q出
力はフリップフロップ回路36のクロック入力端子CL
 Kに入力される。フリップフロップ回路36において
も、反転出力端子Q出力はデータ入力端子りに接続され
、非反転出力端子Qの出力は前記出力信号S16として
取出される。
第4図は、代替回路28の一構成例を示すブロック図で
ある0代替回路28はたとえば3つのメモリ43〜45
と切換器46とカウンタ47とを含んで構成される。切
換器116はスタータ信号STAおよび出力信号IDL
に促って、メモリ43〜45からの出力信号を切換えて
カウンタ47に出力す゛る。カウンタ47は切換器46
からの信号の表わす値を初期値としてクロック信号φを
減算カウントし、このカウント動f14が行なわれてい
る間だけハイレベルとなる信号S14を出力する。
カウンタ47のカウント動1ヤは、クランク角信号TD
Cの立上りによって開始される。メモリ・13には通常
走行時に対応する数値がストアされ、メモリ44にはス
タート時に対応する数値がストアされ、メモリ45には
アイドリング時に対応する数値がストアされている。
第5図は、このような代替回路28の動作を説明するた
めの波形図である。クランク角センサt11から燃1+
噴射の開始を表わす噴射開始信号となる出力信号TDC
が出力される。出力信号TDCは第5図(1)に示され
る。カウンタ47では出力信号TDCの立上りに同期し
て、切換器46からの出力信号を初期値として、第5図
〈3)に示されるカウント動f%を開始する。カウンタ
47の出力信号S14はカウント動fヤが行なわれてい
る間だけハイレベルとなる。このような信号S14は第
5[2I(2)に示される。
このような代替回路28の動作を以下に示す。
セルモータの駆動時、スタータ信号STAはハイレベル
となり、この場合、切換器・16は始動時と判断し、た
とえばメモリ43に記憶されている噴射時間10ミリ秒
に対応するデータがカウンタ47に導出される。また機
関がアイドリングを行なっている場合、すなわち内燃機
関駆動時であって、たとえばアクセルペダルが踏込まれ
ていない場合には、信号IDLはハイレベルとなり、た
とえばメモリ44に記憶されている燃料噴射時間3ミリ
秒に対応するデータがカウンタ47に導出される。
さらに車輌の走行時、すなわち内燃機関が駆動され、な
おかつ始動時またはアイドリング時でない場合には、た
とえばメモリ45に記憶される燃料噴射時間6ミリ秒に
対応するデータがカウンタ47に導出される。
第6図は、本実施例の動作を説明するタイムチャートで
ある。第6図を併せて参照して、本実施例の制御装置2
1の動作について説明する。第6図の時刻tllでたと
えばイグニッションスイッチ(図示せず)が操作され、
電源が投入されると、発振器25は第6図(1)に示す
ようなりロック信号φを発生する1次にイニシャル期間
設定部31においてコンデンサ30の端子電圧が第6図
(3)のライン10に示されるように漸増する。この信
号S15のレベルが、電源投入検出部34において定め
られる基準電圧■0を下回っている間は、出力信号S1
8はハイレベルに設定され、したがってフリップフロッ
プ回路37.38はリセット状態に設定され、フリップ
フロップ回路36はセット状態に設定される。
これにより出力信号S16はハイレベルとなり、このと
き補助口iY823はリセット状態とされる。
また出力信号S16によってAND回路33は遮断状態
となり、制御出力313の出力が禁止される。
第6図〈3)に示されるように出力信号S15のレベル
が基準電圧voを上回った時刻t12で、電源投入検出
部34の出力はローレベルに切換ゎり、フリップフロッ
プ回路37.38がリセット状態から復帰する。フリッ
プフロップ回路37゜38は時刻t12以降のNAND
回路39の出力信号517(第6図(2)参照)の立上
りエツジをカウントのタイミングとする2ビツトのカウ
ンタ35を構成することになる。したがってカウンタ3
5が出力信号S17の4回の立上りエツジを検出すると
、反転出力端子Qの出力がフリップフロップ回路36の
クロック入力端子CLKに与えられ、したがってこの時
刻t13でフリップフロップ回路36はデータ入力端子
りの信号を取込む。
データ入力端子りはフリップフロップ回路36の反転出
力端子Qの出力が供給されている。このときの反転出力
端子Qの出力は、第6図(7)から理解されるようにロ
ーレベルであり、したがってフリップフロップ回路36
の非反転出力端子Q出力である信号S16は、このタイ
ミングで第6図(7)で示すようにローレベルに切換わ
る。これにより補助回路23のリセット状態は解除され
、またAND回路33は導通状態とされ、マイクロコン
ピュータ22または代替回路28からの、till f
f1l信号が出力される。
発振器24.25およびマイクロコンピュータ22が正
常に動作している状態では、切換スイッチ27はマイク
ロコンピュータ22側に切換わり、かつAND回路33
も導通状態になりマイクロコンピュータ22からの制御
データが切換スイッチ27およびAND回路33を経て
出力される。マイクロコンピュータ22がたとえば暴走
状態などの異常を示した場合、WDT回路26はこれを
検出して、切換スイッチ27を代替回路28側に切換え
る。これにより代替回路28より出力される前述したよ
うな自動車の走行に最低限必要な制御信号が出力される
このように本実施例では、カウンタ35を用いて、電源
投入r&、基準クロック信号φがたとえば4パルス到来
した時点で補助回路23のリセット状態を解除するよう
にした。
これにより、自動車のイグニションスイッチを操作して
電源を投入したときに、発振器25などが破損しており
発振動作が期待できない場合には、カウンタ35はカウ
ント値「4」に到達するカウント動ずi:を行えず、こ
れにより補助回路23のリセット状態は持続されること
になる。この状態は第6図(8)に示される。
発明の効果 以上のように本発明に従えば、発振手段の異常時には出
力信号発生手段などに対するリセット動作が確実に行わ
れるようにした。これにより誤動作などの発生が確実に
防止できる。
【図面の簡単な説明】
第112Iは本発明の一実施例に従うリセット解除回路
32の基本的構成を示すブロック図、第2図は本実施例
の制御装置21の構成例を示すブロック図、第3図はリ
セット解除回路32の構成例を示すブロック図、第4図
は代替回路28の構成例を示すブロック図、第5図は代
替回路28の動ずヤを説明する波形図、第6図は本実施
例の動作を説明するタイムチャート、第7図は典型的な
従来例の制御装置1の構成を示すブロック図、第812
Iはその動作を示すタイムチャートである。 22・・・マイクロコンピュータ、23・・・補助回路
、24.25・・・発振器、27・・・切換スイッチ、
28・・・代替回路、31・・・イニシャル期間設定部
、32・・・リセット解除回路、35・・・カウンタ、
36,37.38・・・フリツプフロツ1回路 代理人  弁理士 画数 圭一部 (8) (516) H

Claims (1)

  1. 【特許請求の範囲】 イニシャル信号発生手段と 出力信号を発生する出力信号発生手段と、 出力信号発生手段にクロック信号を供給する発振手段と
    、 出力信号発生手段からの信号を導通/遮断するスイッチ
    ング手段と、 イニシャル信号発生手段と発振手段との各出力が入力さ
    れるスイッチング制御手段とを備え、発振手段の異常時
    にはスイッチング手段を遮断して予め定められたリセッ
    ト信号を出力するようにしたことを特徴とするリセット
    方式。
JP63241299A 1988-09-26 1988-09-26 リセット方式 Pending JPH0289140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241299A JPH0289140A (ja) 1988-09-26 1988-09-26 リセット方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241299A JPH0289140A (ja) 1988-09-26 1988-09-26 リセット方式

Publications (1)

Publication Number Publication Date
JPH0289140A true JPH0289140A (ja) 1990-03-29

Family

ID=17072215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241299A Pending JPH0289140A (ja) 1988-09-26 1988-09-26 リセット方式

Country Status (1)

Country Link
JP (1) JPH0289140A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936452A (en) * 1996-06-03 1999-08-10 Mitsubishi Electric Semiconductor Software Co., Ltd. Device for detecting a plurality of signal levels indicating stopping of a clock signal
JP2008293420A (ja) * 2007-05-28 2008-12-04 Denso Corp 電子制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936452A (en) * 1996-06-03 1999-08-10 Mitsubishi Electric Semiconductor Software Co., Ltd. Device for detecting a plurality of signal levels indicating stopping of a clock signal
JP2008293420A (ja) * 2007-05-28 2008-12-04 Denso Corp 電子制御装置

Similar Documents

Publication Publication Date Title
US4696002A (en) Resetting circuit for microprocessors
JPH0613290B2 (ja) 車両用制御装置の自己診断回路
JP3817855B2 (ja) 電子制御装置
JPH0289140A (ja) リセット方式
US5986442A (en) Load drive device having short-circuit protection function
US6955148B2 (en) Internal combustion engine controller and method for the operation of an internal combustion engine controller
JP2003195901A (ja) 車両用電子機器
EP0624723B1 (en) Signal processing circuit for use in a control system of an internal combustion engine
JPH05189272A (ja) コントローラ
JPH0325813B2 (ja)
JPH0689709B2 (ja) エンジン制御装置
JPH09258853A (ja) 計算要素のリセット装置
JPS60118941A (ja) 暴走制御回路
JPH0143650Y2 (ja)
JP2873843B2 (ja) 自動車用制御装置のcpuバックアップ装置
JP3722159B2 (ja) ディーゼル機関用制御装置
JP2902498B2 (ja) 内燃機関用点火装置
SU1061147A1 (ru) Устройство дл включени и перезапуска микропроцессора при сбо х питани
JP3931661B2 (ja) 制御信号処理装置
US20030149868A1 (en) Method and circuit arrangement for monitoring the operation of a processor
JP3055956B2 (ja) 自動二輪車用エンジンの点火装置
JPS649470B2 (ja)
JPH04259670A (ja) 内燃機関用点火装置の故障検出装置
JPH10171501A (ja) ウオッチドッグ付制御回路
JPS59162336A (ja) エンジンアイドル暴走防止装置