JPH0287528A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0287528A
JPH0287528A JP23874388A JP23874388A JPH0287528A JP H0287528 A JPH0287528 A JP H0287528A JP 23874388 A JP23874388 A JP 23874388A JP 23874388 A JP23874388 A JP 23874388A JP H0287528 A JPH0287528 A JP H0287528A
Authority
JP
Japan
Prior art keywords
base electrode
active region
base
positioning part
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23874388A
Other languages
Japanese (ja)
Inventor
Yasunobu Tanizaki
谷崎 泰信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23874388A priority Critical patent/JPH0287528A/en
Publication of JPH0287528A publication Critical patent/JPH0287528A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To increase breakdown strength between an emitter and a base by a method wherein impurity is introduced for a base electrode in the manner in which high concentration impurity is introduced into a positioning part except a contact positioning part of the base electrode with an active region and its adjacent positioning part, through thermal diffusion, and low concentration impurity is introduced into a contact positioning part of the base electrode and its adjacent positioning part by ion implantation. CONSTITUTION:Boron is introduced into polysilicon 8 turning a base electrode, in the following manner. Deposition and ion implantation are used for a positioning part except a contact positioning part of the base electrode with an active region 3 and its adjacent positioning part. Ion implantation only is used for a contact positioning part of the base electrode with the active region 3 and its adjacent positioning part. The impurity concentration of the contact positioning part of the base electrode with the active region 3 and its adjacent positioning part is made middle. The impurity concentration of the other regions of the base electrode is made high. As a result, boron diffusion form the polysilicon 6 turning to the base electrode to the active region 3 becomes shallow, so that the concentration of a graft base 11 can be low as compared with the conventional ones, and at the same time, breakdown strength between an emitter and a base can be increased.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造方法に適用して有効な技術
に関するもので、例えば、ベース電極からの拡故によっ
て活性領域にグラフトベースを形成する技術に利用して
有効な技術に関するものである。
Detailed Description of the Invention [Industrial Field of Application] The present invention relates to a technique that is effective when applied to a method of manufacturing a semiconductor device, such as forming a graft base in an active region by spreading from a base electrode. It relates to effective technology that can be used to

[従来の技術] 超高速バイポーラLSIの高速化、高密度化の要請に伴
い、近年においては、トランジスタ動作に最も重要な活
性領域のみを単結晶基板内に形成し、逆方向動作速度を
順方向動作速度の1/S程度にしたS I CO5(S
ideuall  13ase  ContactSt
ructure)が提案されている。
[Conventional technology] With the demand for higher speed and higher density of ultra-high-speed bipolar LSIs, in recent years, only the most important active region for transistor operation is formed in a single crystal substrate, and the reverse operation speed is reduced to the forward direction. S I CO5 (S
ideal 13ase ContactSt
structure) has been proposed.

この5ICO8の製造プロセスについては、例えば、昭
和60年11月15日に株式会社培風館から発行された
「超高速バイポーラ・デバイス」初版第272頁〜第2
74頁に記載されている。
Regarding the manufacturing process of this 5ICO8, for example, see "Ultra High Speed Bipolar Device" published by Baifukan Co., Ltd. on November 15, 1985, pages 272 to 2 of the first edition.
It is described on page 74.

この5rcosの製造プロセスの一例の概要を説明すれ
ば次のとおりである。
An outline of an example of the manufacturing process of 5rcos will be explained as follows.

例えば、半導体基板としてP形シリコン基板を用いる場
合には、先ず、該p形シリコン基板の一主面に0+形埋
込層を形成し、該p形シリコン基板表面にn形エピタキ
シャル層及び5JO2,513N4、S i O2の3
層絶縁膜を順次形成する。
For example, when using a P-type silicon substrate as a semiconductor substrate, first, a 0+ type buried layer is formed on one main surface of the p-type silicon substrate, and an n-type epitaxial layer and 5JO2, 5JO2, 513N4, S i O2 3
Layer insulating films are sequentially formed.

次に、活性領域(素子領域)となる部分が残るようにエ
ツチングを行ない、残った凸状をなす活性領域の側面に
Sin、膜およびSi、N、膜を形成し、熱酸化を行な
って不活性領域に厚いフィールド酸化膜を形成する。そ
の後、側面のSi、N4/S i O2膜を除去し、ポ
リシリコンを堆積してp形不純物として、例えば、ボロ
ンをl X I O1′/C1112程度打込みアニー
ルを行なってp形ベース氾鳳を低抵抗化すると共に、該
ベース電極からのp形不純物の拡散により該ベース電極
にコンタクトする活性領域にグラフトベースを形成する
。そして、ポリシリコン表面を酸化した後、p形不純物
を打込みアニールを行なって真性ベースを形成し、さら
にエミッタ部にn形不純物を打込みアニールを行なって
エミッタ領域をn形化する。その後、ベース部にコンタ
クI・窓を開口して電極を形成する。
Next, etching is performed so that a portion that will become the active region (device region) remains, a Si film and a Si, N film are formed on the side surfaces of the remaining convex active region, and thermal oxidation is performed to form a non-conductive layer. Form a thick field oxide in the active area. Thereafter, the Si and N4/S i O2 films on the side surfaces are removed, polysilicon is deposited, and boron is implanted as a p-type impurity, for example, to the extent of lXIO1'/C1112, and annealing is performed to form a p-type base. In addition to lowering the resistance, a graft base is formed in the active region in contact with the base electrode by diffusion of p-type impurities from the base electrode. After oxidizing the polysilicon surface, a p-type impurity is implanted and annealing is performed to form an intrinsic base, and an n-type impurity is implanted into the emitter region and annealing is performed to make the emitter region n-type. Thereafter, a contact I/window is opened in the base portion to form an electrode.

[発明が解決しようとする課題] しかしながら、上記のような5rcos型の半導体装置
の製造方法には次のような問題点がある。
[Problems to be Solved by the Invention] However, the method for manufacturing a 5rcos type semiconductor device as described above has the following problems.

すなわち、例えば、リニア5ICO8におけるノイズを
防止するためにはベース電極を低抵抗化することが必要
であるが、その場合には、ボロンを高濃度(I X I
 O”/■28度)に打ち込まなければならない。その
結果、その打込みに要する時間が非常に長く、従って、
スループットが極めて悪くなり、量産化しにくいという
問題が生じる。
That is, for example, in order to prevent noise in linear 5ICO8, it is necessary to lower the resistance of the base electrode, but in that case, boron is used at a high concentration (I
O"/■28 degrees). As a result, the time required for the drive is very long, and therefore,
A problem arises in that the throughput becomes extremely poor and mass production is difficult.

また、上記のようにベース電極の低抵抗化のため高濃度
にイオンを打ち込んだ場合にはベース電極からの不純物
拡散によって形成されるグラフ1ヘベースの深さが深く
なり、エミッタ・ベース間の耐圧が低下してしまうとい
う問題がある。
In addition, when ions are implanted at a high concentration to lower the resistance of the base electrode as described above, the depth of the base (graph 1) formed by impurity diffusion from the base electrode increases, and the withstand voltage between the emitter and base increases. There is a problem in that the value decreases.

一方、エミッタ・ベース間の耐圧の向」二を図らんとす
るときにはベース電極への不純物打込み量は少なくて済
むので、上記に比べてスループットは向上されるが5反
面、ベース電極の抵抗が増してしまう。
On the other hand, when trying to improve the breakdown voltage between the emitter and the base, the amount of impurity implanted into the base electrode can be reduced, which improves throughput compared to the above,5 but on the other hand, the resistance of the base electrode increases. It ends up.

なお、ベース電極への不純物の導入を熱拡散により行な
うことも考えられるが、そのようにした場合にはイオン
打込みに比べてスルーブツトは向上されるが、その他の
問題点は解決されない。さらに、この場合には、グラフ
トベースの拡散深さをイオン打込みの場合に比べて精度
良くコンI−ロールできないという不都合もある。
It is also possible to introduce impurities into the base electrode by thermal diffusion, but in this case, the throughput is improved compared to ion implantation, but other problems are not solved. Furthermore, in this case, there is also the disadvantage that the diffusion depth of the graft base cannot be controlled more accurately than in the case of ion implantation.

本発明は係る問題点に鑑みなされたものであって、ベー
ス電極の抵抗値の適正化、半導体装置の量産化及びエミ
ッタ、ベース間の耐圧向上を同時に図れる半導体装置の
製造方法を提供することを目的としている。
The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method for manufacturing a semiconductor device that can simultaneously optimize the resistance value of the base electrode, mass-produce semiconductor devices, and improve the breakdown voltage between the emitter and base. The purpose is

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、不明aI書の記述および添附図面から明らか
になるであろう。
The above-mentioned and other objects and novel features of the present invention will become clear from the description in the Unknown aI book and the accompanying drawings.

[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

すなわち、ベース電極の活性領域とのコンタクト部位及
びその近傍部位以外の部位に不純物を熱拡散により導入
する工程と、前記ベース電極の少なくとも前記活性領域
とのコンタクト部位及びその近傍部位に不純物をイオン
打込みにより導入する工程とを含み、該両工程により、
前記ベース電極の面記活性領域とのコンタクト部位及び
その近傍部位の不純物濃度を前記ベース′市極の前記活
性領域とのコンタクト部位及びその近傍部位以外の部位
の不純物濃度より低濃度となし、前記イオン打込み後の
前記ベース電極からの不純物の固相−固相拡散によって
前記活性領域に前記グラフトベースを形成するようにし
たものである。
That is, a step of introducing an impurity by thermal diffusion into a portion of the base electrode other than a contact portion with the active region and a portion thereof; and a step of ion-implanting impurities into at least a contact portion of the base electrode with the active region and a portion adjacent thereto. and a step of introducing, by both steps,
The impurity concentration of the contact portion of the base electrode with the planar active region and the vicinity thereof is lower than the impurity concentration of the portion other than the contact portion of the base electrode with the active region and the vicinity thereof, and The graft base is formed in the active region by solid phase-solid phase diffusion of impurities from the base electrode after ion implantation.

[作用] 上記した手段によれば、ベース′准極の不純物の導入を
、ベース電極の活性領域とのコンタクト部位及びその近
傍部位以外の部位には熱拡I?Ilを通じて高濃度に、
該ベース電極の少なくとも活性領域とのコンタク1へ部
位及びその近傍部位にはイオン打込みにより低濃度にそ
れぞれ行なうようにしでいるので、ベース電極の抵抗値
を適正に維持したままで、ベース電極からの不純物拡散
によって形成されるクラフトベースを浅くなるように形
成できるという作用により、ベース電極の抵抗値の適正
化と共に、エミッタ、ベース間の耐圧向上を図ることが
可能となる。
[Operation] According to the above-mentioned means, the introduction of the impurity into the base' quasi-electrode is thermally expanded to regions other than the contact region with the active region of the base electrode and its vicinity. In high concentration through Il,
Since the base electrode is implanted at a low concentration into at least the contact area 1 with the active region and its vicinity, the resistance value of the base electrode is maintained at an appropriate level, and the ions from the base electrode are Due to the effect that the craft base formed by impurity diffusion can be formed shallowly, it is possible to optimize the resistance value of the base electrode and to improve the breakdown voltage between the emitter and the base.

また、不純物濃度を高くしなければならない部位の不純
物の導入に比較的に不純物導入速度の速い熱拡散法を用
いているので、全体として不純物の導入時間が短縮化さ
れるという作用によって。
Furthermore, since thermal diffusion, which has a relatively fast impurity introduction rate, is used to introduce impurities into areas where the impurity concentration must be increased, the overall impurity introduction time is shortened.

半導体装置の製造ラインにおけるスループッ1〜の向上
が図れることになる。
Throughput 1 to 1 on a semiconductor device manufacturing line can be improved.

[実施例] 以下、本発明に係る半導体装置の製造方法の実施例を図
面を参照しながら説明する。
[Example] Hereinafter, an example of the method for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.

第1図(F)は本実施例を適用して得られた所謂5IC
O3型の半導体装置を表している。
Figure 1 (F) shows the so-called 5IC obtained by applying this example.
It represents an O3 type semiconductor device.

この5ICO5型の半導体装置の製造工程を第1図(A
)〜第1図(E)を用いて説明すれば次のとおりである
The manufacturing process of this 5ICO5 type semiconductor device is shown in Figure 1 (A
) to FIG. 1(E).

例えば、半導体基板としてp形シリコン基板を用いる場
合には、先ず、該p形シリコン基板1上に熱酸化fムに
よりS i O2膜を形成し、このSiO2膜の適当な
位置に埋込拡散用パターンの穴を開け、このSi○、膜
をマスクとして、例えば、ヒ素等のn形不純物を、例え
ば、デポジション法により導入し、部分的にn1形埋込
層2を形成する。次に、埋込用マスクとして用いた上記
Sj。
For example, when using a p-type silicon substrate as a semiconductor substrate, first, a SiO2 film is formed on the p-type silicon substrate 1 by thermal oxidation film, and a buried diffusion layer is placed at an appropriate position on this SiO2 film. A patterned hole is opened, and using this Si◯ film as a mask, an n-type impurity such as arsenic is introduced by, for example, a deposition method to partially form an n1-type buried layer 2. Next, the above Sj was used as a mask for embedding.

2膜を除去し、例えば、CVD法により基板1表面にn
形エピタキシャル層3を成長させる。そして、その表面
に熱酸化法によりSiO2膜4を、CVD法によりSi
、N4膜5及び5102膜6を順次積層する。その後、
上記3層′#A縁膜6,5゜4を選択的に除去し、残り
の3層絶縁膜をマスクとしてフォトエツチングにより不
活性領域のエピタキシャル層13を除去する。これによ
り活性領域は、第1図(A)に示されるように、溝によ
って区画され素子分離がなされる。
2 films are removed, and n.
A shaped epitaxial layer 3 is grown. Then, a SiO2 film 4 is formed on the surface by a thermal oxidation method, and a SiO2 film 4 is formed by a CVD method.
, N4 film 5 and 5102 film 6 are sequentially laminated. after that,
The third layer'#A edge film 6,5.4 is selectively removed, and the epitaxial layer 13 in the inactive region is removed by photoetching using the remaining three layer insulating film as a mask. As a result, the active region is divided by the grooves and elements are isolated, as shown in FIG. 1(A).

次いで、表面を熱酸化してからCVD法によりSi3N
4膜を再び形成し、平坦部の5iJN41摸をエツチン
グにより除去する。そして、活性領域の側面に露出する
残部のSi、N、、膜をマスクとして熱酸化を行ない、
不活性領域に厚いフィールド酸化膜(アイソレーション
膜)7を形成する。次いで、活性領域の側面に付着する
Si、N、、膜を除去し、CVD法によりポリシリコン
8を堆積した後、例えば、CF、、等のガスを用いてド
ライエツチングを行ない、第1図(B)に示されるよう
に、ポリシリコン8表面を平坦にする。このポリシリコ
ン8は将来のベース電極とされる。
Next, after thermally oxidizing the surface, Si3N is formed by CVD method.
4 film is formed again, and the 5iJN41 pattern on the flat part is removed by etching. Then, thermal oxidation is performed using the remaining Si, N, and films exposed on the side surfaces of the active region as a mask.
A thick field oxide film (isolation film) 7 is formed in the inactive region. Next, the Si, N, and films adhering to the side surfaces of the active region are removed, and polysilicon 8 is deposited by CVD, followed by dry etching using a gas such as CF, etc., as shown in FIG. As shown in B), the surface of polysilicon 8 is made flat. This polysilicon 8 will be used as a future base electrode.

そして、以下が本発明の特徴とする工程であるが、先ず
、Si、N4膜9を、例えば、CVD法により全面に堆
積し、その後、パターニングを行なって、第1図(C)
に示されるように、活性領域上部及びポリシリコン8の
活性領域とのコンタクト部位とその近傍部位の上部にの
み該Si3N4膜膜9が残るようにする。次に、p形不
純物を含有する物として1例えば、BSG (ボロンガ
ラス)15を、例えば、CVD法により全面に堆積し、
9oo’c前後の温度で熱拡散することにより、ボロン
をポリシリコン8の活性領域とのコンタクト部位とその
近傍部位以外の部位、すなわち上記S1、N4膜9に被
覆されていない部位に高濃度に導入する。
The following steps are the characteristics of the present invention. First, a Si, N4 film 9 is deposited on the entire surface by, for example, the CVD method, and then patterned, as shown in FIG. 1(C).
As shown in FIG. 2, the Si3N4 film 9 is left only on the upper part of the active region, the contact region of polysilicon 8 with the active region, and the vicinity thereof. Next, a material containing a p-type impurity, such as BSG (boron glass) 15, is deposited on the entire surface by, for example, a CVD method.
By thermal diffusion at a temperature of around 900°C, boron is concentrated at a high concentration in areas other than the contact area with the active region of polysilicon 8 and its vicinity, that is, areas not covered by the S1 and N4 films 9. Introduce.

そして、上記B5G15およびSi3N、、膜9を除去
した後、第1図CD)に示されるように、ポリシリコン
8の全面にp形不純物として、例えば。
After removing the B5G15 and Si3N film 9, the entire surface of the polysilicon 8 is doped with p-type impurities, for example, as shown in FIG.

ボロンをI X 10”〜5 X 10”/cm2程度
打込み、アニールを行なってポリシリコン9すなわちベ
ース電極の低抵抗化を完了すると共に、熱処理によるベ
ース電極からのボロンの固相−固相拡散により、該ベー
ス電極にコンタクトする活性領域にグラフ1−ベース1
1を形成する。
Boron is implanted at a rate of about I x 10" to 5 x 10"/cm2, and annealing is performed to complete the reduction of the resistance of the polysilicon 9, that is, the base electrode, and solid phase-solid phase diffusion of boron from the base electrode by heat treatment , graph 1-base 1 in the active region contacting the base electrode.
form 1.

ここで、この熱拡散及びイオン打込み・アニルにより決
定されるベース電極の活性領域11とのコンタクト部位
とその近傍部位以外の部位のボロンの濃度は、ベース電
極を低抵抗化するに相応しい値、例えば、lXl0”/
σ2程度となっている。また、上記ボロンの打込み量は
従来に比へてかなり小さい値となっている。
Here, the concentration of boron in the base electrode other than the contact area with the active region 11 and its vicinity determined by this thermal diffusion, ion implantation, and annealing is a value suitable for lowering the resistance of the base electrode, e.g. , lXl0”/
It is about σ2. Furthermore, the amount of boron implanted is a considerably smaller value than in the past.

その後は従来と同様に、Si○2膜6.Si、N、膜5
を順次除去し、ベース電極となるポリシリコン8の表面
を酸化して酸化膜10を形成し、第1図(E)に示され
る状態とし、その後は、p形不純物として、例えば、ボ
ロンを打込みアニールを行なって真性ベース12を形成
し、SiO2膜4を除去した後、第1図(F)に示され
るように、ポリシリコン13を堆積して、その中にn形
不純物として、例えば、ヒ素を打込みアニールを行なっ
てn型のエミッタ領域16を形成し、その後、ポリシリ
コン13上にアルミニウム電極14を。
After that, the Si○2 film 6. Si, N, film 5
are sequentially removed, and the surface of the polysilicon 8 that will become the base electrode is oxidized to form an oxide film 10, resulting in the state shown in FIG. After performing annealing to form the intrinsic base 12 and removing the SiO2 film 4, polysilicon 13 is deposited as shown in FIG. An n-type emitter region 16 is formed by implanting and annealing, and then an aluminum electrode 14 is formed on the polysilicon 13.

ベース部に開口されたコンタク!・窓にアルミニウム電
極15をそれぞれ形成し、本実施例による5rcos型
半導体装置が形成される。
Contact lenses with an opening in the base! - Aluminum electrodes 15 are formed on each window, and a 5rcos type semiconductor device according to this embodiment is formed.

その結果、上記実施例の半導体装置の製造方法によれば
次のような効果を得ることができる。
As a result, according to the method of manufacturing a semiconductor device of the above embodiment, the following effects can be obtained.

すなわち、ベース電極となるポリシリコン8へのボロン
の導入を、ベース電極の活性領域とのコンタク1一部位
及びその近傍部位以外の部位にはデポジション及びイオ
ン打込みにより、該ベース電極の活性領域とのコンタク
1一部位及びその近傍部位にはイオン打込みのみにより
それぞれ行なうようにし、ベース電極の活性領域とのコ
ンタクト部位及びその近傍部位の不純物濃度が中濃度に
、ベース電極のそれ以外の領域の不純物濃度が高濃度に
それぞれなるようにしているので、ベース電1mの抵抗
値を従来と同様に適正に保つことが可能であり、しかも
ボロンの打込み量を従来より少なくできるという作用に
より、その打込み時間が従来の1/2〜1/10になっ
て半導体装置の量産化が図れるようになると共に、ベー
ス′M極となるポリシリコン8から活性領域へのボロン
の拡散が浅くなるという作用により、グラフ1ヘベース
11の濃度を従来に比べて低くでき、エミ・ツタ、ベー
ス間の耐圧向上を同時に図ることが可能となる。
In other words, boron is introduced into the polysilicon 8 that will become the base electrode by deposition and ion implantation in areas other than the contact area with the active area of the base electrode and its vicinity. Only ion implantation is performed on the contact 11 region and its neighboring regions, so that the impurity concentration in the contact region with the active region of the base electrode and its neighboring regions is medium concentration, and the impurity concentration in other regions of the base electrode is reduced to a medium concentration. Since the concentration is set to be high, it is possible to maintain the resistance value of a 1m base electrode at the appropriate level as before, and the amount of boron implanted can be reduced compared to the conventional method, which reduces the implantation time. The graph becomes 1/2 to 1/10 that of the conventional one, making it possible to mass-produce semiconductor devices, and the diffusion of boron from the polysilicon 8, which forms the base'M pole, to the active region becomes shallower. The concentration of the base 11 can be lowered compared to the conventional one, and it is possible to simultaneously improve the breakdown voltage between the emitter, ivy, and base.

以上本発明各によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the inventions made by each of the present inventions have been specifically explained based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Nor.

例えば、上記実施例においては、ボロンをベース電極の
活性領域とのコンタクト部位及びその近傍部位以外の部
位に熱拡散した後に、ボロンをベース電極全体に打ち込
むようにしているが、その順序を逆にして5ボロンをベ
ース電極となるポリシリコン8全体に打ち込んだ後に、
それ以外の部位にボロンを熱拡散するようにしても良い
。なお、熱拡散の方法に制限はない。
For example, in the above embodiment, boron is implanted into the entire base electrode after thermally diffusing the boron to areas other than the contact area with the active region of the base electrode and its vicinity, but the order can be reversed. After implanting 5 boron into the entire polysilicon 8 that will become the base electrode,
Boron may also be thermally diffused to other parts. Note that there are no restrictions on the method of thermal diffusion.

また、上記実施例においては、ベース電極となるポリシ
リコン8へのボロンの打込みを、ベース電極となるポリ
シリコン8全体に対して行なう、ようにしているが、ベ
ース電極の活性領域とのコンタク1一部位及びその近傍
部位のみに行なうようにしても良く、要は、ベース電極
の活性領域とのコンタクト部位及びその近傍部位へのボ
ロンの打込み量をベース電極の活性領域とのコンタクト
部位及びその近傍部位以外のボロン導入量より小さくし
、その打込み量を従来より少なくできれば良い。
Further, in the above embodiment, boron is implanted into the polysilicon 8 that will become the base electrode, but the contact with the active region of the base electrode 1 is The boron implantation may be performed only in one area and its vicinity.The point is that the amount of boron implanted into the contact area of the base electrode with the active region and its vicinity is adjusted to the area where the base electrode contacts the active region and its vicinity. It is sufficient if the amount of boron introduced is smaller than that of other parts, and the amount of implantation can be made smaller than that of the conventional method.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

すなわち、ベース電極の活性領域とのコンタクト部位及
びその近傍部位以外の部位に不純物を熱拡散によって導
入する工程と、前記ベース電極の少なくとも前記活性領
域とのコンタクト部位及びその近傍部位に、不純物をイ
オン打込みによって心入する工程とを含み、該両工程に
より、@記ベース電極の前記活性領域とのコンタクト部
位及びその近傍部位の不純物濃度を前記ベース電極の面
記活性領域とのコンタクト部位及びその近傍部位以外の
部位の不純物感度より低濃度となし、前記イオン打込み
後の前記ベース電極からの不純物の固相−固相拡散によ
って前記活性領域に前記グラフトベースを形成するよう
にしたので、ベース電極の抵抗値の適正化が図れ、不純
物のイオン打込み量を少なくできる結果、半導体装置の
量産化が図れるようになる3さらに、電極から活性領域
への不純物の拡散が浅くなり、その結果、グラフトベー
スの濃度を低くでき、エミッタ、ベース間の耐圧向上を
図ることが可能となる。
That is, a step of introducing impurities by thermal diffusion into a region other than the contact region of the base electrode with the active region and its vicinity, and a step of introducing impurity ions into at least the contact region of the base electrode with the active region and its vicinity. and a step of implanting the impurity concentration in the contact portion of the base electrode with the active region and its vicinity. The graft base is formed in the active region by solid phase-solid phase diffusion of the impurity from the base electrode after the ion implantation, so that the concentration of impurities is lower than that of other regions. As the resistance value can be optimized and the amount of impurity ions implanted can be reduced, mass production of semiconductor devices can be achieved3.Furthermore, the diffusion of impurities from the electrodes to the active region becomes shallower, and as a result, the graft-based It is possible to lower the concentration and improve the breakdown voltage between the emitter and the base.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)〜第1図(F)は本発明に係る半導体装置
の製造方法の実施例の各工程図である。
FIG. 1(A) to FIG. 1(F) are process diagrams of an embodiment of a method for manufacturing a semiconductor device according to the present invention.

Claims (1)

【特許請求の範囲】 1、不純物を導入することによりベース電極を低抵抗化
すると共に、前記ベース電極からの該不純物の拡散によ
り前記ベース電極にコンタクトする活性領域にグラフト
ベースを形成するにあたり、前記ベース電極の前記活性
領域とのコンタクト部位及びその近傍部位以外の部位に
不純物を熱拡散により導入する工程と、前記ベース電極
の少なくとも前記活性領域とのコンタクト部位及びその
近傍部位に不純物をイオン打込みにより導入する工程と
を含み、該両工程により、前記ベース電極の前記活性領
域とのコンタクト部位及びその近傍部位の不純物濃度を
前記ベース電極の前記活性領域とのコンタクト部位及び
その近傍部位以外の部位の不純物濃度より低濃度となし
、前記イオン打ち込み後の前記ベース電極からの不純物
の固相−固相拡散によって前記活性領域に前記グラフト
ベースを形成するようにしたことを特徴とする半導体装
置の製造方法。 2、前記不純物をベース電極の活性領域とのコンタクト
部位及びその近傍部位以外の部位に熱拡散した後に、さ
らに前記不純物を前記ベース電極の少なくとも前記活性
領域とのコンタクト部位及びその近傍部位にイオン打込
みするようにしたことを特徴とする請求項1記載の半導
体装置の製造方法。 3、前記不純物のベース電極へのイオン打込みは、前記
ベース電極全体に対して行なわれることを特徴とする請
求項1または請求項2記載の半導体装置の製造方法。
[Claims] 1. In reducing the resistance of the base electrode by introducing impurities and forming a graft base in the active region in contact with the base electrode by diffusion of the impurity from the base electrode, a step of introducing impurities into a portion of the base electrode other than the contact portion with the active region and its vicinity by thermal diffusion; and a step of introducing impurities into at least the contact portion of the base electrode with the active region and its vicinity by ion implantation. and introducing the impurity concentration of the base electrode at the contact portion with the active region and the vicinity thereof, and by both steps, the impurity concentration of the base electrode at the contact portion with the active region and the vicinity thereof is reduced. A method for manufacturing a semiconductor device, characterized in that the graft base is formed in the active region by solid phase-solid phase diffusion of the impurity from the base electrode after the ion implantation, with the concentration being lower than the impurity concentration. . 2. After thermally diffusing the impurity to a region other than the contact region of the base electrode with the active region and its vicinity, ion implantation of the impurity is further carried out into at least the contact region of the base electrode with the active region and its vicinity. 2. The method of manufacturing a semiconductor device according to claim 1, wherein: 3. The method of manufacturing a semiconductor device according to claim 1 or 2, wherein the ion implantation of the impurity into the base electrode is performed on the entire base electrode.
JP23874388A 1988-09-26 1988-09-26 Manufacture of semiconductor device Pending JPH0287528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23874388A JPH0287528A (en) 1988-09-26 1988-09-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23874388A JPH0287528A (en) 1988-09-26 1988-09-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0287528A true JPH0287528A (en) 1990-03-28

Family

ID=17034598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23874388A Pending JPH0287528A (en) 1988-09-26 1988-09-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0287528A (en)

Similar Documents

Publication Publication Date Title
US4038107A (en) Method for making transistor structures
JPS63257231A (en) Manufacture of semiconductor device
JPH0287528A (en) Manufacture of semiconductor device
JPH0231468A (en) Manufacture of floating gate type semiconductor memory device
JPS6126264A (en) Manufacture of semiconductor device
JP2004534401A (en) Method of manufacturing semiconductor device having a plurality of MOS transistors having gate oxides of different thickness
JPH02133929A (en) Semiconductor device and its manufacture
JPS6225456A (en) Vertical semiconductor device and manufacture thereof
JPS62245671A (en) Manufacture of semiconductor integrated circuit device
KR100196509B1 (en) Method of manufacturing mos transistor
JPS6115372A (en) Semiconductor device and manufacture thereof
JPS6016469A (en) Manufacture of mis semiconductor device
JPH01125977A (en) Mos semiconductor device
JPH02135738A (en) Manufacture of semiconductor device
JPS6025272A (en) Insulated gate field-effect type transistor
JPS6367778A (en) Manufacture of semiconductor device
JPH0555232A (en) Manufacture of semiconductor device
JPS6395664A (en) Semiconductor device and manufacture thereof
JPS6221264A (en) Manufacture of semiconductor device
JPS61280670A (en) Manufacture of semiconductor device
JPS61198674A (en) Manufacture of semiconductor device
JPH027567A (en) Manufacture of insulated gate semiconductor device
KR20020056643A (en) Device and method for manufacturing the same
JPH01283964A (en) Manufacture of semiconductor device
JPS61212067A (en) Manufacture of semiconductor device