JPH0285938A - メモリダンプ方式 - Google Patents

メモリダンプ方式

Info

Publication number
JPH0285938A
JPH0285938A JP63236407A JP23640788A JPH0285938A JP H0285938 A JPH0285938 A JP H0285938A JP 63236407 A JP63236407 A JP 63236407A JP 23640788 A JP23640788 A JP 23640788A JP H0285938 A JPH0285938 A JP H0285938A
Authority
JP
Japan
Prior art keywords
storage area
auxiliary storage
memory
control means
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63236407A
Other languages
English (en)
Other versions
JP2685532B2 (ja
Inventor
Junichi Kurihara
潤一 栗原
Toshio Hirozawa
廣澤 敏夫
Ikuo Kimura
木村 伊九夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63236407A priority Critical patent/JP2685532B2/ja
Publication of JPH0285938A publication Critical patent/JPH0285938A/ja
Application granted granted Critical
Publication of JP2685532B2 publication Critical patent/JP2685532B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野) 本発明は仮想記憶機構を有する計算機システムのメモリ
ダンプ方式に係り、特に、計算機システムの障害発生時
での主記憶域、仮想記憶域の内容出力(ダンプ)と編集
処理を高速に制御する方式
【従来の技術】
情報処理システム、すなわち電子計算機システムのメモ
リ管理方式は仮想記憶方式が一般的になりつつある。ま
た、近年の電子計算機システム(以降、計算機システム
と略す)の利用範囲の拡大に伴い、主記憶域の増大とと
もに仮想記憶域も増大の一途をたどっている。一方、計
算機システムはハードウェア、あるいはソフトウェアの
障害により稼動を停止せざるを得ず、再起動する場合に
は、その障害要因の分析のために主記憶域、および仮想
記憶域の内容を磁気テープ等に出力(メモリダンプとい
う)した後、計算機システムを再起動させている。この
メモリダンプ方式については、下記刊行物を参照された
い。 「システム支援、日立製作所HITACマニュ7)L/
、8090−3−974J 磁気テープ装置等の外部記憶装置に出力された主記憶領
域、仮想記憶領域の内容は、後に編集出力して計算機シ
ステムの障害要因の分析に利用する訳である。
【発明が解決しようとする課題】
さて、上記メモリダンプ方式において、一般のバッチ処
理/TSS処理の計算センタにおいても、計算機システ
ムの主記憶域が16MBから256MB、1空間当たり
の仮想記憶域が16MBから2GB、空間数が50から
100個と増加の一途をたどっており、−旦、計算機シ
ステムに異常が発生するとメモリダンプのために最低で
も約30分間は計算機システムを停止させなければなら
ない。空間数、すなわちユーザ数が増えるともっと多く
の時間を要、することになり、計算機システムに障害が
発生し再起動させるまでの間のこのメモリダンプ時間が
ユーザサービスの面ではロスタイムとなる。計算機シス
テムのサービス時間の増大のためには、計算機システム
の障害発生から再起動するまでの時間を最小にすること
が課題として残る。 したがって、本発明の目的は計算機システムのサービス
時間の増大のために、計算機システムの障害発生時に主
記憶域、仮想記憶域の内容を出力(メモリダンプ)する
ときに、高速なメモリダンプ方式を提供することにある
。 本発明の他の目的は、高速なメモリダンプ方式を実現す
るために、主記憶領域の内容に変更のあったブロックの
内容を常時ダンプ出力し障害発生時の主記憶領域のダン
プ出力量を最小限に抑える制御方式を提供することにあ
る。 本発明の他の目的は、高速なメモリダンプ方式を実現す
るために、仮想記憶域を実現する補助記憶装置を2重化
し、障害発生時に切替える制御手段を提供することにあ
る。 本発明の他の目的は、高速なメモリダンプ方式を実現す
るために、仮想記憶を実現する補助記憶装置内を分割し
て使用し、正常動作時と障害発生後の動作時とで切替え
る制御方式を提供することにある。
【課題を解決するための手段1 上記目的を達成するために、本発明のメモリダンプ方式
では、オペレーティングシステム内のメモリ管理プログ
ラム内に、 (1)実メモリダンプ処理プログラムと、(2)補助記
憶切替えプログラム を具備させ、補助記憶装置は正常稼動時用と障害発生後
の稼動用とに2重化させている。また、補助記憶装置の
個数を多く確保できない場合には、補助記憶装置内を一
定の集まり単位(スロット)に分割し、各スロット毎に
1:識別子を具備させ、正常稼動用と障害発生後の稼動
用に混在させて利用する。 主記憶領域の内容に変更があった場合には、常時ダンプ
用の補助記憶装置に、その変更のあった主記憶領域のブ
ロックを出力し、障害発生時には未出力の領域のみを追
加出力する制御を行う。 一方、仮想記憶域のダンプに関しては、障害発生時に、
正常稼動用の補助記憶装置から障害発生後の補助記憶装
置に切替えるか、あるいは、障害発生後に使用するスロ
ットに切替える制御を行う。 以上により、計算機システムを再起動した後に、先にダ
ンプ出力した補助記憶装置を用いて主記憶域、仮想記憶
域の内容を編集して出力を行う方式を実現している。こ
れにより、主記憶域、仮想記憶域のメモリダンプ時間が
大幅に短縮され、結果として計算機システムのサービス
の向上が計られる。 【作用1 本発明のメモリダンプ方式は、オペレーティングシステ
ム内のメモリ管理プログラムに付加されて動作する。こ
こで、稼動中の主記憶領域の変更のあったブロックをダ
ンプ出力する実メモリダンププログラムは最低位の優先
順位で動作しているので、実メモリダンププログラムが
動作することによる他のプログラム、例えばニーザブ、
、ログラムのサービス低下を防いでいる。また、障害発
生後の残りの主記憶域のダンプ出力プログラムは、最高
位の優先順位で動作させることにより、障害発生時点の
主記憶域の内容を保証している。これにより、オペレー
ティングシステムに対して誤動作させることがない。 【実施例】 以下、本発明の一実施例を第1図から第8図により説明
する。第1図は、本発明のメモリダンプ方式を適用した
計算機システムの構成を表わしている。本発明のメモリ
ダンプ方式は、従来の計算機システムの構成要素である
主記憶装置を含む中央処理装置1、仮想記憶用補助記憶
袋W3.システムディスク4、システムコンソール5、
プリンタ6に加え、補助記憶装置3の交代用補助記憶袋
W7と実記憶領域18の実記憶情報を格納するための補
助記憶装置8、実メモリダンププログラム9とメモリダ
ンプ編集プログラム10を格納する補助記憶装置11で
構成する。本発明のメモリダンプ方式を実現するメモリ
管理プログラム13は、システムディスク4に格納され
ているのシステム制御用オペレーティングシステム14
を構成するプログラムの一部であり、オペレーティング
システムを起動した後に中央処理装置1内の主記憶装置
に常駐し、仮想記憶用補助記憶装置3を使用して仮想記
憶領域12を生成する。本発明の第1の特徴は、計算機
システムが動作中にメモリ管理プログラム13が使用す
る補助記憶装置を指定する補助記憶切り換え制御部16
と実記憶領域18の情報を補助記憶袋W8に出力する実
メモリダンプ処理部17を具備したことにある。実メモ
リダンプ処理部17は、システムの正常動作中に定期的
に動作し、実記憶領域18の中で記憶情報が変更された
実記憶領域の内容のみを補助記憶装置8に出力する。補
助記憶切り換え制御部16は、計算機システムの正常動
作中は仮想記憶用補助記憶装置として補助記憶装置3を
使用し、計算機システムに異常が発生し、計算機システ
ムを再起動した後は、仮想記憶用補助記憶装置として補
助記憶装置7を使用することを表わす識別情報を、補助
記憶管理テーブル20の識別子21.22に設定する。 また、補助記憶切り換え制御部16は、計算機システム
を再起動した後、実記憶領域情報の補助記憶装置8への
出力を禁止することを表わす識別情報を補助記憶管理テ
ーブル22の識別子24に設定する。補助記憶管理テー
ブル20.22は、システムディスク4に格納されてい
るシステムパラメータ28で定義した補助記憶装置3.
7.8内の領域25.26.27を表わすの領域名称(
PAGE名、APAGE名、RDUMP名)とその領域
が使用できるか否かを表わす識別子で構成する。具体的
には、正常運転時に使用する仮想記憶用補助記憶装置3
の領域25をPAGE名、障害が発生した際にシステム
を再起動した後に使用する仮想記憶用補助記憶装置7の
領域26をAPAGE名、正常運転時に実記憶領域18
の情報を出力する補助記憶装置8の領域27をRDUM
P名としてシステムパラメータで定義する。補助記憶切
り換え制御部16は、計算機システムの正常動作時は補
助記憶管理テーブル20のPAGE名に対応する識別子
21に使用可能を表わす識別情報(A)を設定し5補助
記憶管理テーブル20のAPAGE名に対応する識別子
22に使用不可を表わす識別情報CI)を設定する。同
様に、RDUMP名を格納した補助記憶管理テーブル2
3の識別子24には、使用可能を表わす識別子(A)を
設定する。また、計算機システムに異常が発生し、シス
テム管理者によってコンソール5からのシステムリスタ
ート指令(b)が投入された場合は、補助記憶切り換え
制御部16は。 補助記憶管理テーブル20のPAGE名に対応する識別
子21に使用不可を表わす識別情報(I)を設定し、補
助記憶管理テーブル20のAPAGE名に対応する識別
子22に使用可能を表わす識別情報(A)を設定し、R
DUMP名を格納した補助記憶管理テーブル23の識別
子24には、使用不可を表わす識別子CI)を設定する
。 これにより、システム再起動後のメモリ管理部プログラ
ム13は、仮想記憶用補助記憶装置として補助記憶装置
7を使用し仮想記憶領域12を生成する。その結果、シ
ステム再起動前(すな・わち、システムに異常が発生し
た時点)の実記憶領域18と仮想記憶領域12の情報が
システム再起動後も補助記憶装置3と8に保存され、従
来、システム異常発生時に実施していた実記憶領域18
と仮想記憶領域12の情報の任意の補助記憶装置への出
力処理が不要になる。ところで、実メモリダンプ処理部
17のみでは、正常運転時に実メモリダンプ処理部17
が実記憶領域18の情報を補助記憶表W8に出力した時
点から計算機システムに異常が発生するまでに変更され
た実記憶領域18の情報が補助記憶装置8に反映されな
い。そこで、本発明のメモリダンプ方式においては、実
メモリダンププログラム(D−Prog)9を具備する
。 実メモリダンププログラム9は、補助記憶装置11に格
納されており、システムに異常が発生した時点でコンソ
ール5からのシステム管理者の発行するD−Prog起
動指令(a)により補助記憶装置11から中央処理装置
1内の主記憶装置に読みだされ動作する。実メモリダン
ププログラム9は、実メモリダンプ処理部17が最後に
実記憶領域18の情報を出力した時点からシステム異常
が発生するまでに変更のあった実記憶領域18の情報を
補助記憶表W8に出力する。計算機システム異常時のメ
モリダンプ情報の解析には、計算機システムを再起動し
た後、メモリダンプ編集プログラム(A−Prog)1
0を起動する。メモリダンプ編集プログラム(A−Pr
og)10は、補助記憶装置11に格納されており、コ
ンソール5からのA−Prog起動指令(Q)によって
中央処理装置1内の主記憶装置に読み出されて動作し、
補助記憶装置8に格納してあるシステム異常時の実記憶
領域の情報と補助記憶装置3に格納してあるシステム異
常時の仮想憶領域の情報を入力し、解析指示パラメータ
に基づいた解析結果をプリンタ6に出力する。 以上が本発明のメモリダンプ方式の動作の概略である。 では次に、補助記憶切り換え制御部16の動作の詳細を
第2@から第4図を用いて説明する。第2図は、補助記
憶管理テーブル20.23の構成を表している。補助記
憶管理テーブル20.23は、1エントリ当り45バイ
トで構成し、各エントリの先頭の1バイトを識別子、残
りの44バイトをファイル名を格納する領域として使用
する。補助記憶管理テーブル20.23に格納するファ
イル名は、システムパラメータ28の中で定義する。第
3図は、複数のシステムパラメータの中で本発明に関係
するパメータを表しており、本発明のメモリダンプ方式
では、従来のシステムパラメータである仮想記憶用補助
記憶領域25のファイル名称を定義するPAGEパラメ
ータの他に、仮想記憶用補助記憶領域の交代領域26の
ファイル名称を定義するAPAGEパラメータと実憶用
補助記憶領域27のファイル名称を定義するRDUMP
パラメータを具備している。第4図は。 補助記憶切り換え制御部16の処理フローを表している
。補助記憶切り換え制御部16は、計算機システム起動
後のオペレーティングシステムによるシステム初期化処
理中に動作する。まず最初に処理部30によって補助記
憶装置4に格納されているシステムパラメータ28から
PAGE、APAGE、RDUMPパラメータで定義し
たファイル名称を入力し、パラメータに対応する補助記
憶管理テーブル20.23にそのファイル名称をセット
する。次に判定処理31は、計算機システムがコンソー
ル5からリスタート指令(b)によって起動されたか否
かを検査する。リスタート指令によって起動されたなら
ば処理32.33.34を実行し、リスタート指令(b
)なしに起動された場合は、処理35.36.37を実
行する。 処理32では、補助記憶管理テーブル20の識別子21
に仮想記憶用補助記憶領域としてPAGEパラメータに
定義した領域25を使用しない旨を補助記憶管理テーブ
ル20の識別子22に仮想記憶用補助記憶領域としてA
PAGEパラメータに定義した領域26を使用する旨を
表す文字コード記憶管理テーブル23の識別子24に実
記憶領域格納用補助記憶領域としてRDUMPパラメー
タで定義した領域27を使用しない旨を表す文字コード
l  II をセットする。リスタート指令(b)なし
の場合には、処理35.36.37を実行し、補助記憶
管理テーブル20.23の各識別子21.22.24に
前記と反対の文字コードをセットする。 次に、本発明の実メモリダンプ処理部17と実メモリダ
ンププログラム(D−Frog)9の動作の詳細を第5
図から第7図を用いて説明する。 本実施例では、主記憶領域に変更が有ったか否かを識別
する手段として第5図に示す主記憶キー40を使用する
。主記憶キー40は、主記憶領域18の情報が誤ったプ
ログラムによって破壊されることを防ぐために主記憶領
域の一定ブロック(例えば、4キロバイト)毎に中央処
理装置1内の主記憶装置に具備されているものであり、
汎用の計算機では公知の技術である。主記憶キーについ
ては、下記の刊行物を参照されたい。 rHITACMシリーズ処理装置冨8080−2、日立
製作所マニュアル」 従来の主記憶キーは、4ビツト長のキ一部41、読み出
し保護ビット(F)42、参照ビット(R)43、変更
ビット(C)44の7ビツトで構成されている。本発明
のメモリダンプ方式においては、前記主記憶キー40に
ダンプビット(D)45を追加している。ダンプビット
45は、参照ビットと同じ契機(すなわち、主記憶キー
に対応する主記憶領域の情報が変更されたとき)で主記
憶装置ダンプ処理部17が主記憶キーに対応する実記憶
領域を補助記憶装置8に出力する時点で実メモリダンプ
処理部17が発行するR D B (Reset Du
mpBit)命令によって10′にリセットされる。 RDB命令は、本発明のメモリダンプ方式を実現するた
めに新設した命令であり、その形式は第6図に示す通り
である。第7図は、実メモリダンプ処理部17の処理手
順を表している。実メモリダンプ処理部17は、メモリ
管理部プログラム16が初期化処理時に最も優先順位の
低いタスクとして動作させる。これによって、実メモリ
ダンプ処理部17が動作することによる他のプログラム
の処理スピードの低下を防いでいる。実メモリダンプ処
理部17に制御が渡ると、まず判定処理50が実記憶領
域18のダンプ処理を行うか否か判断するために補助記
憶管理テーブル23の識別子24を調べる。もし、識別
子24に′″′A″″が設定されいるならば、処理51
から処理57が動作し、実記憶領域18のダンプ処理を
行う。もし、識別域18のダンプ処理は行なわない。実
記憶領域18のダンプ処理では、まず処理51において
アドレス変数(Addr)をゼロに初期化する。次に処
理52でAddrの示す実記憶域の主記憶キーを得た後
、判定処理53でダンプビット(D)がオンか否かを調
べる。もし、ダンプビット(D)がオンならば、処理5
4が主記憶領域18のAddrから1ブロツク分の主記
憶領域の内容を補助記憶装置8へ出力した後、Addr
の示す実記憶域の主記憶キーのダンプビット(D)をリ
セットするために処理部55においてRDB命令を発行
する。もし、ダンプビット(D)がオフならば、処理5
4、処理55は実行されない。処理56では、次の主記
憶キーを得るためにアドレス変数(Addr)に1ブロ
ツクの長さを加える。 処理57では、Addrと実記憶領域サイズを比較し、
実記憶領域18全体のダンプ処理が終了したか否かを判
断する。もし、ダンプ処理が終了していない場合は、処
理52から処理56の処理を繰り返す。同様に、計算機
システムに異常が発生した後にコンソール5から起動す
る実メモリダンププログラム(D−Prog)9の処理
も、第7図に示した処理51から処理57で構成する。 このときには、この実メモリダンププログラム(D−P
rog)9は、システム内の最も高い優先順位で動作す
る。これにより、計算機システムに異常が発生した時点
の主記憶領域18の情報がダンプ処理中に計算機システ
ム内で動作中の他のプログラムによって変更されること
を防止している。この様に、実記憶領域18の情報を補
助記憶領域27へ出力する処理の実行優先順位をシステ
ムの動作状況に従って変更することが本発明の特徴であ
る。さらに、出力対象とする実記憶領域を限定する制御
手段の代案として、第5図の主記憶キー40に領域ビッ
ト(A)46を追加する方法もある。この場合には、実
メモリダンプ処理部17と実メモリダンププログラム(
D−Prog)9は、実記憶領域18の情報を補助記憶
領域27へ出力する処理において、出力する実記憶領域
に対応した主記憶キー40のダンプビット(D)45と
領域ビット(A)46が同時にオン出力する。これによ
り、実記憶領域18の出力対象領域が限定でき、実メモ
リダンプ処理の処理時間と補助記憶装置8の領域27の
サイズを小さくすることができる。領域ビット(A)4
6の設定は、メモリ管理部プログラム13が実記憶領域
18を仮想記憶領域12に割り当てる処理の延長で行う
。メモリ管理部13は、実記憶領域18を仮想記憶領域
12に割り当る際に、計算機システムの使用する仮想記
憶領域か否かで領域ビット(A)46を設定する。その
ための命令として、セットするR A B (Rsse
t dump Area Bit)命令を設ける。これ
らの命令形式は、第6図に示したRDB命令と同様であ
る。 次に、メモリダンプ編集プログラム10の処理手順を第
8図を用いて説明する。メモリダンプ編集プログラム1
oは、コンソール5からA−Prog起動指令(c)で
動作する。まず、処理60では補助記憶装置11から解
析パラメータを得て、解析開始アドレスをAddrl、
解析終了アドレスをAddr2にセットする。処理61
は、計算機システムの異常発生時に実記憶情報を格納し
ている補助記憶装置8の領域27から計算機システムの
異常発生時の仮想記憶管理テーブルの情報を入力する。 処理62は、Addrlの示す仮想記憶領域がシステム
異常時に実記憶領域18に存在したか補助記憶領域25
に存在したかを仮想記憶管理テーブル内のページアドレ
ス部に実記憶領域18のアドレスがセットされているか
否かので判断する。もし、アドレスがセットされていれ
ば処理63によってAddrlの示す仮想記憶領域の情
報を内容を記憶装置8から入力し、アドレスがセットさ
れていなければ処理64によってAddrlの示す仮想
記憶領域の内容を補助記憶装置3から入力する。処理6
5では、入力した仮想記憶情報を解析しプリンタ6へ出
力する。 処理66.67は、処理62から処理65までのダンプ
解析処理をAddr2の示す解析終了仮想アドレスまで
繰り返す処理である。 以上、第1図から第8図を用いて、本発明の一実施例を
示した。その実施例では、障害発生時の仮想記憶情報を
保存する手段として、システムが正常動作中に使用する
仮想記憶用補助記憶装置と障害発生後にシステムを再起
動したときに使用する仮想記憶用補助記憶装置の2種類
の補助記憶装置を用いている。この代案としては、一種
類の補助記憶装置を用いる方法もある。この制御方法を
第9図を用いて説明する。第9図は、第1図で説明した
計算機システムの構成に加え、スロット使用フラグ71
、スロット閉塞フラグ72、スロット制御プログラム7
3を具備する。スロット使用フラグ71とスロット閉塞
フラグ72は、仮想記憶領域74の情報を格納する領域
75を構成する一定のブロック(これをスロットと呼び
、汎用の計算機システムでは4にバイト長)単位に設け
る。 スロット使用フラグ71は、仮想記憶情報格納領域75
を構成する各スロットに仮想記憶領域74の情報が格納
されているか否かを示し、計算機システムが動作中にメ
モリ管理プログラムが実記憶領域76の情報を仮想記憶
情報格納領域75の空きスロットに出力した時点で’a
s 1 kにセットし。 仮想記憶情報格納領域75から実記憶領域76に読み出
した時点で10tにリセットする。スロット閉塞フラグ
72は、仮想記憶情報格納領域75を構成する各スロッ
トが仮想記憶用補助記憶領域として使用できるか否かを
示し、使用できるスロ用できないスロットに対応したフ
ラグに+<11をセットする。このスロット閉塞フラグ
72を変更するプログラムがスロット制御プログラム7
3である。スロット制御プログラム73は、計算機シス
テムに異常が発生した時点で、コンソール5からのS−
Prog起動指令(d)によって動作ソトされているス
ロット、すなわち仮想記憶情報格納領域75の中で仮想
記憶情報を格納しているスロットを計算機システムの再
起度後は使用禁止にするために、そのスロットに対応す
るスロット閉塞フラグ72に111をセットする。上記
方法によれば、計算機システムに異常が発生し計算機シ
ステムを再起動した後は、仮想記憶用に使用できる補助
記憶領域75は補助記憶領域75の中で異常発生時に未
使用だった領域のみに制限され、異常発生時の仮想記憶
領域情報は計算機システムを再起動した後も補助記憶領
域75の中に残るため、1種類の仮想記憶用補助記憶装
置で本発明のメモリダンプ方式が実現できる。 次に、本発明のメモリダンプ方式のマルチプロセッサシ
ステムに適用したときの実施例を第10図で説明する。 第10図は、第1の計算機システム81と第2の計算機
システムがチャネル83で結合されて動作するマルチプ
ロセッサであり、各計算機システムは第1図で説明した
構成からなる。 一般にマルチプロセッサの場合には、どちらか−方の計
算機システムに異常が発生しても他方の計算機システム
は正常に動作しており、従来は異常が発生した側の計算
機システムのみのメモリダンプを収集していた。しかし
、マルチプロセッサ構成の場合には、異常が発生した計
算機システムの異常の原因が他の正常動作中の計算機シ
ステムにあることも多い。そこで、本発明では、異常が
発生した時点での正常動作中の計算機システムの実記憶
領域と仮想記憶領域の内容を計算機システムを停止する
ことなく収集する手段を提供する。まず、異常が発生し
た計算機システム81に対してコンソール85から実メ
モリダンププログラム(D−Prog)86を起動する
。実メモリダンププログラム(D−Prog)86は、
正常動作中の計算機システム82に対してチャネル83
を経由してメモリダンプ指令(a′)を発行する。 マルチプロセッサ構成の場合には、メモリ管理プログラ
ムの補助記憶切換え制御部87は、計算機システムの起
動時に2種類の仮想記憶用補助記憶装置88.89に対
して同じ情報を同時に出力するために、補助記憶管理テ
ーブル90.91のす常が発生した計算機システムで動
作している実メモリダンププログラム(D−Prog)
86からのメモリダンプ指令を契機に、補助記憶切換え
制御部87は、補助記憶管理テーブル90のこの制御手
段により補助記憶装置[t89に対する仮想記憶領域情
報の出力を中止するとともに、実メモリダンプ処理部9
2を最高優先順位にし、実記憶領域の情報を補助記憶装
置93へ出力する。その後、実記憶領域の情報の出力が
終了した時点で、補助記憶切換え制御部87は補助記憶
管理テーブル91の識別子に“I Itをセットし、こ
れ以降の実記憶領域情報の補助記憶装置93への出力を
中止する。これにより、マルチプロセッサ構成において
異常が発生した計算機システムのメモリダンプを短時間
で収集できるとともに、異常原因を含むと思われる他の
正常動作中の計算機システムのメモリダンプも計算機シ
ステムを停止することなく短時間で収集できるようにな
る。 【発明の効果] 本発明によれば、計算機システムの実記憶領域を連続し
たブロック単位に分割し、内容に変更のあったブロック
のみを正常動作中に定期的に外部記憶装置に出力し、障
害発生時には実メモリダンププログラムが内容に変更の
ないブロックに関しては巻外部記憶装置に出力を行わな
い制御方式であるので、実記憶域のメモリダンプ時間が
、従来に比べて大幅に短縮できる効果がある。 さらに、仮想記憶域のメモリダンプに関しては、障害発
生後の計算機システムの再立上げ時には別の補助記憶装
置、あるいは同一の補助記憶装置の中で別の領域を指定
して仮想記憶域を創り、出させる制御方式であるので、
障害発生時点の仮想記憶の情報が保存されることになり
、計算機システムの再立ち上げ後に一般のサービスと並
行して実記憶域のメモリダンプ情報と該保存された補助
記憶装置の内容とを編集出力が行え、結果として、仮想
記憶域のメモリダンプ時間が、従来に比べて大幅に短縮
できる効果がある。
【図面の簡単な説明】
第1図は本発明のメモリダンプ方式を具備した計算機シ
ステムの構成、第2図は補助記憶管理テーブルの構造、
第3図は補助記憶領域を定義するパラメータの種類、第
4図は実メモリダンプ処理部の処理フロー、第5図はダ
ンプビットと領域ビットを具備した主記憶キーの構造、
第6図はRD B (Rset Dump Bit)命
令の形式、第7図は実メモリダンプ処理部の処理フロー
、第8図はメモリダンプ編集プログラムの処理フロー、
第9図は本発明のメモリダンプ方式の別の実施例を具備
した計算機システムの構成、第10図は本発明のメモリ
ダンプ方式をマルチプロセッサシステムに適用した場合
のシステム構成を表している。 符号の説明 3・・・仮想記憶域情報格納用補助記憶装置、7・・・
交代用補助記憶装置、 8・・・実記憶域情報格納用補助記憶装置、9・・・実
メモリダンププログラム、 10・・・メモリダンプ編集プログラム、16・・・補
助記憶切換え制御部、 17・・・実メモリダンプ処理部、 2o・・・仮想記憶用補助記憶管理テーブル、22・・
・実記憶用補助記憶管理テーブル、40・・・主記憶キ
ー 45・・・ダンプビット、 46・・・領域ビット、 71・・・スロット使用フラグ、 72・・・スロット閉塞フラグ、 73・・・スロット制御プログラム 第 ? 閲 茅 〕 同 75図 第 目 尺7)8(尺eset D、L*=7− B;t )命
冷第 同 単 フ 目

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも1つの中央処理装置と主記憶領域と補助
    記憶領域で仮想記憶機能を実現する情報処理システムに
    おいて、正常処理中の仮想記憶を実現する第1の補助記
    憶領域と、障害発生後使用する第2の補助記憶領域と、
    障害発生時の主記憶領域の内容を記憶する第3の補助記
    憶領域と、主記憶領域の内容を第3の補助記憶領域に出
    力する制御手段と、障害発生時に第2の補助記憶領域を
    第1の補助記憶領域として使用できるように切り換える
    制御手段と、障害発生後に第1の補助記憶領域と第3の
    補助記憶領域の格納情報から障害発生時のメモリダンプ
    を編集する制御手段を具備したことを特徴とするメモリ
    ダンプ方式。 2、第1項記載の障害発生時に第2の補助記憶装置を第
    1の補助記憶装置として使用できるように切り換える制
    御手段において、第1と第2と第3の補助記憶領域の領
    域名称を記憶する領域と、処理中に第1と第2の補助記
    憶領域のどちらを使用するかを示す第1の識別手段と、
    処理中に第3の補助記憶領域に主記憶領域の情報を出力
    するか否かを示す第2の識別手段を具備したことを特徴
    とする特許請求範囲第1項記載のメモリダンプ方式。 3、第1項記載の主記憶領域の内容を第3の補助記憶領
    域に出力する制御手段において、主記憶領域内の情報が
    変更されたことを示す識別子群と、主記憶領域内の情報
    の変更時に該領域に対応する識別子に変更の旨の印を設
    定する制御手段と、識別子群の中で印が設定されている
    識別子に対応する主記憶領域の情報のみを第3の補助記
    憶領域に出力する制御手段と、主記憶領域の情報を第3
    の補助記憶領域に出力する際に該領域に対応する識別子
    の印を消去する制御手段を具備したことを特徴とする特
    許請求範囲第1項記載のメモリダンプ方式。 4、第1項記載の主記憶領域の内容を第3の補助記憶領
    域に出力する制御手段において、情報処理システムの正
    常動作中は該手段を最も低い実行優先順位で動作させ、
    情報処理システムに異常が発生した場合は該手段を最も
    高い実行優先順位で動作させることを特徴とする特許請
    求範囲第1項記載のメモリダンプ方式。 5、第1項記載の主記憶領域の内容を第3の補助記憶領
    域に出力する制御手段において、主記憶領域の中で出力
    の対象となる区画か否かを示す識別情報を記憶する領域
    と、仮想記憶領域を主記憶領域に割り当てる際に仮想記
    憶領域の位置情報に基づいて識別情報を設定する制御手
    段と、識別情報で示される主記憶領域の区画のみを第3
    の補助記憶領域への出力対象領域とする制御手段を具備
    したことを特徴とする特許請求範囲第1項記載のメモリ
    ダンプ方式。 6、第1項記載の情報処理システムにおいて、仮想記憶
    を実現する第1の補助記憶領域と、障害発生時の主記憶
    領域の内容を記憶する第2の補助記憶領域と、主記憶領
    域の内容を第2の補助記憶領域に出力する制御手段と、
    障害発生時に第1の補助記憶領域の中で仮想記憶情報を
    格納している区画を使用禁止にする制御手段と、第1の
    補助記憶領域の中で使用禁止にした区画に格納してある
    情報と第2の補助記憶領域の格納情報から障害発生時の
    メモリダンプを編集する制御手段と、メモリダンプ編集
    後に使用禁止にした第1の補助記憶領域の中の区画を再
    度使用可能にする制御手段を具備したことを特徴とする
    メモリダンプ方式。 7、第6項記載の障害発生時に第1の補助記憶領域の中
    で仮想記憶情報を格納している区画を使用禁止にする制
    御手段において、第1の補助記憶領域の区画に仮想記憶
    情報が格納されているか否かを示す第1の識別子群と、
    第1の補助記憶領域の区画が仮想記憶情報の格納領域と
    して使用できるか否かを示す第2の識別子群と、障害発
    生時に第1の識別子群の中で仮想記憶情報が格納されて
    いる旨を示す印が設定されている識別子に対応した第2
    の識別子群の識別子に使用禁止の旨を示す印を設定する
    制御手段を具備したことを特徴とする特許請求範囲第6
    項記載のメモリダンプ方式。 8、第1項記載の情報処理システムが複数で成るマルチ
    プロセッサシステムにおいて、障害が発生したプロセッ
    サのメモリダンプを収集する第1の制御手段と、第1の
    制御手段に連動して正常動作中のプロセッサのメモリダ
    ンプを収集する第2の制御手段を具備したことを特徴と
    するマルチプロセッサにおけるメモリダンプ方式。 9、第8項記載の正常動作中のプロセッサのメモリダン
    プを収集する第2の制御手段において、仮想記憶を実現
    する第1の補助記憶領域と、第1の補助記憶領域と同じ
    情報を格納する第2の補助記憶領域と、主記憶領域の内
    容を記憶する第3の補助記憶領域と、主記憶領域の内容
    を第3の補助記憶領域に出力する制御手段と、他のプロ
    セッサでの障害発生を契機として第2の補助記憶領域と
    第3の補助記憶領域への出力を中止する制御手段と、出
    力を中止した後に第2の補助記憶領域と第3の補助記憶
    領域の格納情報からメモリダンプを編集する制御手段を
    具備したことを特徴とする特許請求範囲第8項記載のマ
    ルチプロセッサにおけるメモリダンプ方式。
JP63236407A 1988-09-22 1988-09-22 メモリダンプ方式 Expired - Lifetime JP2685532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63236407A JP2685532B2 (ja) 1988-09-22 1988-09-22 メモリダンプ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63236407A JP2685532B2 (ja) 1988-09-22 1988-09-22 メモリダンプ方式

Publications (2)

Publication Number Publication Date
JPH0285938A true JPH0285938A (ja) 1990-03-27
JP2685532B2 JP2685532B2 (ja) 1997-12-03

Family

ID=17000298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63236407A Expired - Lifetime JP2685532B2 (ja) 1988-09-22 1988-09-22 メモリダンプ方式

Country Status (1)

Country Link
JP (1) JP2685532B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195565A (ja) * 1990-11-28 1992-07-15 Nec Corp ダンプ出力方式
JP2009266115A (ja) * 2008-04-28 2009-11-12 Hitachi Ltd データ復旧方法、プログラムおよびデータ復旧装置
JP2015035007A (ja) * 2013-08-07 2015-02-19 富士通株式会社 コンピュータ、制御プログラム、及びダンプ制御方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741835B2 (ja) * 2004-12-17 2011-08-10 Necエンジニアリング株式会社 メモリダンプシステム
JP4528144B2 (ja) * 2005-01-26 2010-08-18 富士通株式会社 メモリダンププログラムのブート方法、機構及びプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195565A (ja) * 1990-11-28 1992-07-15 Nec Corp ダンプ出力方式
JP2009266115A (ja) * 2008-04-28 2009-11-12 Hitachi Ltd データ復旧方法、プログラムおよびデータ復旧装置
JP2015035007A (ja) * 2013-08-07 2015-02-19 富士通株式会社 コンピュータ、制御プログラム、及びダンプ制御方法
US9442790B2 (en) 2013-08-07 2016-09-13 Fujitsu Limited Computer and dumping control method

Also Published As

Publication number Publication date
JP2685532B2 (ja) 1997-12-03

Similar Documents

Publication Publication Date Title
Case et al. Architecture of the IBM System/370
KR100233178B1 (ko) 대용량 저장장치 구성 레코드들을 갱신하기 위한 방법 및 시스템
US20030018691A1 (en) Queues for soft affinity code threads and hard affinity code threads for allocation of processors to execute the threads in a multi-processor system
US20020004966A1 (en) Painting apparatus
US20060117218A1 (en) Multi-processing system and multi-processing method
JPH0512045A (ja) 計算機システムの動作継続方法および装置
JPH06290076A (ja) デバッグ装置
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
JPS62221732A (ja) 情報処理装置
JPH0285938A (ja) メモリダンプ方式
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
JPH05257808A (ja) マイクロプロセッサ及びその動作変換方法
JPH09330141A (ja) 動的再構成処理における障害回復処理方式
US5813039A (en) Guest execution control system, method and computer process for a virtual machine system
JPH07182225A (ja) Osリソースのオンライン増減設方式
JPS6097440A (ja) 仮想多重プロセツサ装置
JP3863314B2 (ja) プログラム実行装置
JP2004287618A (ja) オペレーティングシステム起動制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム起動制御装置
JP3992767B2 (ja) 計算機処理システム
JPH0566951A (ja) コンピユータ装置
JPH0831039B2 (ja) カウンタ制御方式
JP3155096B2 (ja) システム入れ換え時の一括復旧処理方法
JP3898663B2 (ja) オペレーティングシステム制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム制御装置
KR960003401B1 (ko) 쓰기횟수 제한이 있는 비휘발성 메모리의 사용기간 연장방법
JP2001051854A (ja) 情報管理システム