JPH0282867A - 画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ラインセンサーを使用した画像入力装置に関
する。

［従来の技術］ 従来、この種の画像入力装置としては例えば第４図に示
すものが知られている。これは光源１から原稿に照射し
て得られる反射光を多数のＣＣＤ素子を並べてなるＣＯ
Ｄラインセンサー２で受光して画像読取り信号を得、そ
の画像読取り信号を増幅器３で増幅してＡ／Ｄ　（アナ
ログ／デジタル）変換器４に供給し、デジタル信号に変
換して画像入力処理を行なうようになっている。一方、
シェーディングメモリ５及びシェーディング補正回路６
を設け、基準白の原稿をラインセンサー２で読取ったと
きのＡ／Ｄ変換器４からのデジタル信号値が最大となる
ようにシエーデングメモリ５のデータに基いてシェーデ
ィング補正回路６が増幅器３のゲインを調整するように
なっている。

この従来装置において例えばラインセンサー２に欠陥画
素があると基準白を読取ったときの増幅器３の出力には
第５図にａに示すようにレベルが低下する部分が発生す
る。このレベル低下は本来白レベルとして読取られるべ
きところを黒レベルとして読取られることになる。

［発明が解決しようとする課題］ このため従来装置では、最初に基準白を読込んでシェー
ディング補正を行なっても欠陥画素によるレベル低下の
ために正しい補正ができなくなってしまい、その結果通
常の原稿を読取るとき欠陥画素の部分が黒ぼくなってし
まう問題があった。

そこで請求項（１）の発明は、ラインセンサーにたとえ
欠陥画素があってもその欠陥画素の信号値をデジタル信
号への変換後において適正な値に補正でき、画像の人力
処理が正確にできる画像入力装置を提供しようとするも
のである。

また請求項（２）の発明は、適正な補正ができるととも
に、ラインセンサーの欠陥画素位置をホストコンピュー
タ等の外部へ知らせることができて外部での補正も可能
にした画像入力装置を提供しようとするものである。

［課題を解決するための手段］ 請求項（１）の発明は、多数の光電素子を画素単位とし
て並べてなるラインセンサーからの画像読取り信号をＡ
／Ｄ変換器によってデジタル信号に変換して取込む画像
入力装置において、ラインセンサーで予め基準色の原稿
を読取ったときのデジタル信号からラインセンサーの欠
陥画素の位置を検出する欠陥位置検出手段と、この検出
手段にて検出された欠陥画素の位置を記憶する欠陥位置
メモリと、Ａ／Ｄ変換器からのデジタル信号を順次シフ
トさせて複数列置記憶するシフトメモリと、Ａ／Ｄ変換
器から欠陥位置メモリに記憶されている欠陥画素の位置
に対応した画素のデジタル信号の出力があるとＡ／Ｄ変
換器から次の画素のデジタル信号が出力するタイミング
でその画素信号値と前々回に出力されたシフトメモリに
記憶されている画素信号値との加算平均を取り、デジタ
ル信号の欠陥画素値をその算出された画素信号値で補正
する加算平均化回路を設けたものである。

また請求項（２）の発明は、請求項（１）の発明に、さ
らに欠陥位置メモリに記憶された欠陥画素の位置を読取
り外部へ送信する送信制御手段を設けたものである。

［作用］ 請求項（１）の発明においては、予め基準色をラインセ
ンサーで読取りＡ／Ｄ変換器でデジタル信号に変換する
。そしてラインセンサーに欠陥画素があればその画素位
置をデジタル信号から検出して欠陥位置メモリに記憶さ
せる。その後ラインセンサーで原稿を読取りＡ／Ｄ変換
器から出力されるデジタル信号をシフトメモリに順次シ
フトさせて複数列置記憶させるとともに、Ａ／Ｄ変換器
がら欠陥位置メモリに記憶されている欠陥画素の位置に
対応する画素のデジタル信号が出力されることを検出し
、次の画素の出力タイミングでその画素信号値とシフト
メモリに記憶されている前々回の画素信号値とからその
加算平均を取り、その加算平均値をデジタル信号の欠陥
画素の値とすることによって補正する。すなわち欠陥画
素の前後の画素信号値の平均値で補正することになる。

また請求項（２）の発明においては、欠陥位置メモリか
らラインセンサーの欠陥画素位置を読取ってホストコン
ピュータ等の外部機器へ送信する。

［実施例］ 以下、本発明の実施例を図面を参照して説明する。

１１は光源で、この光ｉｌｌから原稿上に光を照射する
ようにしている。そして原稿からの反射光を多数のＣＯ
Ｄ素子を並べてなるＣＣＤラインセンサー１２で受光す
るようにしている。前記ＣＣＤラインセンサー１２から
のアナログ信号を増幅器１３で増幅してＡ／Ｄ　（アナ
ログ／デジタル）変換器１４に供給している。

１５はシェーディング補正回路、１６はシェーディング
メモリで、前記シェーディング補正回路１５は基準白の
原稿を前記ラインセンサー１２で読取ったときの前記Ａ
／Ｄ変換器１４からのデジタル信号値が最大となるよう
に前記シエーデングメモリ１６のデータに基いて前記増
幅器１３のゲインを調整するようになっている。

前記Ａ／Ｄ変換器１４からのデジタル信号をシフトメモ
リである第１、第２、第３のシフトレジスタ１７ａ、１
７ｂ、１７ｃに順次シフトさせて記憶させるようにして
いる。また前記Ａ／Ｄ変換器１４からのデジタル信号を
ＣＣＤ欠陥発見回路１８にも供給している。

前記ラインセンサー１２が読取る画素位置をそのライン
センサー１２を駆動するクロックと同じクロックをカウ
ントする画素位置カウンタ１９によって検出している。

前記クロックはまた前記Ａ／Ｄ変換器１４、前記シェー
ディング補正回路１５、ＣＣＤ欠陥発見回路１８にも供
給されている。

前記ＣＣＤ欠陥発見回路１８は前記ラインセンサー１２
によって基準白を読取ったときの前記Ａ／Ｄ変換器１４
からのデジタル信号の値によって欠陥画素を検出するよ
うにしている。そして前記ＣＣＤ欠陥発見回路１８によ
って欠陥画素が検出されたときその出力によって前記画
素位置カウンタ１９がカウントしている値を欠陥画素位
置として欠陥位置メモリ２０に記憶させるようにしてい
る。（欠陥位置検出手段） 例えば第２図に示すように４画素目と８画素目に欠陥画
素があれば、画素位置カウンタ１９がそれぞれ４画素口
及び８画素目をカウントしたとき欠陥発見回路１８から
の検出出力によって欠陥位置メモリ２０に画素位置カウ
ンタ１９のカウント値「４」と「８」が記憶されるよう
になっている。

通常の原稿の読取り時において、前記画素位置カウンタ
１９がカウントする画素位置と前記欠陥位置メモリ２０
に記憶されている欠陥画素位置との一致を一致回路２１
で検出し、一致が検出されたときその一致検出信号を加
算平均化回路２２に供給している。前記一致回路２１及
び加算平均化回路２２も前記クロックに同期して動作す
るもので、前記加算平均化回路２２は一致回路２１から
の一致検出信号によってＡ／Ｄ変換器１４から出力され
る欠陥画素の１画素後の画素のデジタル値ａと前記第２
のシフトレジスタ１７ｂに記憶されている欠陥画素の１
画素前の画素のデジタル値すとを加算しその平均値、す
なわち（ａ＋ｂ）／２を求め、その値を第３のシフトレ
ジスタ１７ｃにおいて欠陥画素位置の値として補正する
ようにしている。

そして前記第３のシフトレジスタ１７ｃからの補正され
たデジタル信号をイメージ用メモリ２３に格納するよう
にしている。

また前記ＣＣＤ欠陥発見回路１８によって欠陥画素が検
出されるとその検出信号をＭＰＵ　（マイクロプロセン
サ）２４に割込み入力するようにしている。

また前記ＭＰＵ２４は前記欠陥位置メモリ２０に記憶さ
れている欠陥画素位置を読み出して確認し、外部機器で
あるホストコンピュータへ送信スるようにしている。（
送信制御手段） 次に本実施例の作用について第３図を参照して説明する
。

例えばラインセンサー１２の４画素目と９画素目に欠陥
があり、欠陥位置メモリ２０に４画素と９画素が記憶さ
れているものとする。

先ずＡ／Ｄ変換器１４から第３図の（ａ）に示すクロッ
クに同期して第３図の（Ｃ）に示すように４画素目のデ
ータ「１」が出力されたとき、第３図の（ｇ）に示す欠
陥位置メモリ２０の値と第３図の（ｂ）に示す画素位置
カウンタ１９の値が一致し、一致回路２１は次のクロッ
クが発生するタイミングで第３図の（ｈ）に示すように
一致検出信号を出力する。これにより加算平均化回路２
２は第３図の（ｉ）に示すように次のクロックのタイミ
ングで第３図の（Ｃ）に示すＡ／Ｄ変換器１４から出力
される５画素目のデータ「１０」と第３図の（ｅ）に示
す第２のシフトレジスタ１７ｂの５画素目のデータ「８
」を加算し、それを２で除算して平均を求め、その平均
値「９」により次のクロックのタイミングで第３図の（
ｆ）に示すように第３のシフトレジスタ１７ｃの７画素
目を補正する。すなわち欠陥画素の値「１」を「９」に
補正することになる。

このように欠陥画素の１つ前の画素と１つ後の画素の加
算平均によって欠陥画素を補正することになる。

９画素目についても同様に結果画素のデータ「４」をそ
の前後の画素のデータｒ２Ｊ　　ｒ２Ｊによって「２」
に補正されることになる。

このようにラインセンサー１２に欠陥があり、シェーデ
ィング補正では補正できない場合でも欠陥画素の前後の
画素の加算平均にょつて適正な値に補正することができ
、正確な画像入内処理が可能となる。

なお、この補正はラインセンサー１２の欠陥のみでなく
、例えばづインセンサー１２の前面に設けられたガラス
に傷があったり、髪の毛等の細かいゴミが付着している
場合でもＣＯＤ欠陥発見回路１８は欠陥検出することに
なるので、このような場合にも補正ができる。

また、ＣＯＤ欠陥発見回路１８が欠陥画素を検出したこ
とをＭＰＵ２４に割込みによって知らせているので、Ｍ
ＰＵ２４はラインセンサー１２に欠陥があればそれを確
実に知ることができる。また、欠陥位置メモリ２ｏに記
憶されている欠陥画素の位置をＭＰＵ２４で読み取って
ホストコンピュータへ知らせることができるので、例え
ばホストコンピュータにおいてさらに精度の高い補正を
行なうことも可能となる。

［発明の効果］ 以上詳述したように請求項（１）の発明によれば、ライ
ンセンサーにたとえ欠陥画素があってもその欠陥画素の
信号値をデジタル信号への変換後において適正な値に補
正でき、画像の大刀処理が正確にできる画像入力装置を
提供できるものである。

また請求項（２）の発明によれば、適正な補正ができる
とともに、ラインセンサーの欠陥画素位置をホストコン
ピュータ等の外部へ知らせることができて外部での補正
も可能にした画像入力装置を提供できるものである。

【図面の簡単な説明】

第１図乃至第３図は本発明の実施例を示すもので、第１
図はブロック図、第２図は欠陥位置メモリへの欠陥画素
位置の書込みタイミングを示すタイミング波形図、第３
図は欠陥画素の補正処理を１２・・・ＣＣＤラインセン
サー　１４・・・Ａ／Ｄｉ換器、１７ａ、１７ｂ、１７
ｃ・・・シフトレジスタ（シフトメモリ）、１８・・・
ＣＣＤ欠陥発見回路、１９・・・画素位置カウンタ、２
ｏ・・・欠陥位置メモリ、２１・・・一致回路、２２・
・・加算平均化回路、２４・・・ＭＰＵ（マイクロプロ
セッサ）。 出願人代理人　弁理士　鈴江武彦 ７０−／７ 第２ 図 第３０ 第４ 図 ラインセンブーのイＬＬ 第 図

Claims (2)

【特許請求の範囲】
1. （１）多数の光電素子を画素単位として並べてなるライ
   ンセンサーからの画像読取り信号をＡ／Ｄ変換器によっ
   てデジタル信号に変換して取込む画像入力装置において
   、前記ラインセンサーで予め基準色の原稿を読取ったと
   きのデジタル信号からラインセンサーの欠陥画素の位置
   を検出する欠陥位置検出手段と、この検出手段にて検出
   された欠陥画素の位置を記憶する欠陥位置メモリと、前
   記Ａ／Ｄ変換器からのデジタル信号を順次シフトさせて
   複数列分記憶するシフトメモリと、前記Ａ／Ｄ変換器か
   ら前記欠陥位置メモリに記憶されている欠陥画素の位置
   に対応した画素のデジタル信号の出力があると前記Ａ／
   Ｄ変換器から次の画素のデジタル信号が出力するタイミ
   ングでその画素信号値と前々回に出力された前記シフト
   メモリに記憶されている画素信号値との加算平均を取り
   、デジタル信号の欠陥画素値をその算出された画素信号
   値で補正する加算平均化回路を設けたことを特徴とする
   画像入力装置。
2. （２）多数の光電素子を画素単位として並べてなるライ
   ンセンサーからの画像読取り信号をＡ／Ｄ変換器によっ
   てデジタル信号に変換して取込む画像入力装置において
   、前記ラインセンサーで予め基準色の原稿を読取ったと
   きのデジタル信号からラインセンサーの欠陥画素の位置
   を検出する欠陥位置検出手段と、この検出手段にて検出
   された欠陥画素の位置を記憶する欠陥位置メモリと、前
   記Ａ／Ｄ変換器からのデジタル信号を順次シフトさせて
   複数列分記憶するシフトメモリと、前記Ａ／Ｄ変換器か
   ら前記欠陥位置メモリに記憶されている欠陥画素の位置
   に対応した画素のデジタル信号の出力があると前記Ａ／
   Ｄ変換器から次の画素のデジタル信号が出力するタイミ
   ングでその画素信号値と前々回に出力された前記シフト
   メモリに記憶されている画素信号値との加算平均を取り
   、デジタル信号の欠陥画素値をその算出された画素信号
   値で補正する加算平均化回路と、前記欠陥位置メモリに
   記憶された欠陥画素の位置を読取り外部へ送信する送信
   制御手段を設けたとを特徴とする画像入力装置。