JPH0281093A - 画面合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 端末装置内の表示メモリから読出された画像データと外
部画像源のデータとを合成して表示するごデオテックス
に関し、 表示画面の微妙な揺らぎをなくし、高品質の画像を得る
ことを目的とし、 外部アナログ画像データをＡＤ変換するＡＤ変換手段と
、外部画像データからクロックを作るクロック発生手段
と、外部デジタル画像データを該クロックで書き込み、
ここから読出す外部画像データメモリと、該クロックで
内部デジタル画像デ−タを読出す内部画像データメモリ
と、内部デジタル画像データと外部デジタル画像データ
とを合成する合成手段とを設けた構成とする。

である）を合成し、少しでも自然な細やかさを表現した
部分の多い画面を構成する等の工夫が必要となる。

〔産業上の利用分野〕

本発明は、端末装置内の表示メモリから読出された画像
データと外部画像源のデータとを合成して表示するビデ
オテックスに関する。

電話網を利用したビデオテックス公衆回線からの文字情
報及び図形情報等の画像データを表示メモリに書込み、
ここから読出した画像データをモニタ表示画面に画像表
示するビデオテックスがある。このシステムは現状のア
ナログの電話網を利用しているため、その伝送速度の制
限等から表示画面に表現できる絵の自然な細やかさには
限界がある。

そこで、このような限界を補うべく、ビデオテックス公
衆回線から送られてきた画像データに、例えばレーザデ
ィスクプレーヤ等の外部画像源から再生された自然画像
データ（一般に絵は細やか〔従来の技術〕 第３図は従来装置の一例のブロック図を示す。

同図中、１はビデオテックス装置で、ビデオテックス公
衆回線からの文字データを占き込み、ここから読出すテ
キストメモリ２２図形データを占込み、ここから読出す
グラフィックメモリ３．外部画像データと同期したクロ
ックを発生するＰＬＬ回路４．メモリ２及びメモリ３の
各出力データを合成するマルチプレクサ５．マルチプレ
クサ５の出力をＤＡ変換するＤＡ変換器６．ＤＡ変換器
６の出力と外部画像データとを合成するマルチプレクサ
７にて構成されている。８は例えば自然画等を記録され
た例えばレーザディスクのプレーヤ等の外部画像源、９
は倍速変換器、１０はモニタ受像機である。

ここで、外部画像源８から出力された例えばＮＴＳＣ方
式のアナログ画像データ（１フイールド宛の水平走査線
数は５２５／２本）は倍速変換器９にて１フイ一ルド宛
５２５本の水平走査線数に変換され、ビデオテックス装
置１に供給される。

このように倍速変換するのは、ビデオテックス公衆回線
からの画像データの方が水平走査方向上の画素数が密で
あるため、これに合わせるために行なう。ビデオテック
ス装置１に供給された外部画像データはＰＬＬ回路９に
て例えば２３Ｍ１−１ｚの読み出しクロックとされ、メ
モリ２．３に供給される。このようにして読出しクロッ
クは外部画像データと同期調整がとられる。

一方、ビデオテックス公衆回線からテキストメモリ２に
書き込まれている文字デジタル画像データ及びグラフィ
ックメモリ３に書き込まれている図形デジタル画像デー
タはＰＬＬ回路４からの外部画像データと同期をとられ
た読出しり［１ツクにて読出され、マルチプレクサ５に
て合成され、ＤＡ変換器６にてＤＡ変換されてアナログ
信号とされる。このビデオテックス公衆回線から得られ
た内部アナログ画像データ及び外部画像源８から得られ
た外部アナログ画像データはマルチプレクサ７にて合成
され、モニタ受像機１０に画面合成されて表示される。

〔発明が解決しようとする課題〕

上記従来装置は、内部画像データと外部画像データとの
同期をとるためにＰＬＬ回路４にて外部画像データと同
期をとられた読出しクロックを用いて内部画像データの
読出しを行なっているが、内部画像データと外部画像デ
ータとを合成する段階が互いにアナログ信号の状態であ
るため、両データの間に極く僅かな画素（ドツト）ずれ
を生じ（１ドツトクロック以内）、この結果、表示画面
が微妙に揺らぐように見え、画質が低下する問題点があ
った。

本発明は、表示画面の微妙な揺らぎをなくし、高品質の
画像を得ることができる画面合成装置を提供することを
目的とする。

（課題を解決するための手段） 第１図は本発明の原理ブロック図を示す。同図中、３１
は外部画像源で、外部アナログ画像データを出力する。

３２はＡＤ変換手段で、外部アナログ画像データをＡ［
）変換する。３３はクロック発生手段で、外部画像デー
タからクロックを作る。

３４は外部画像データメモリで、ＡＤ変換手段３２から
出力された外部デジタル画像データをクロック発生手段
３３のりＯツクで書込み、ここから読出す。３０は内部
画像データメモリで、外部画像データメモリ３４に供給
したのと同じ読出しクロックで内部デジタル画像データ
を読出す。

３５は合成手段で、内部画像データメモリ３０から読出
された内部デジタル画像データと外部画像データメモリ
３４から読出された外部デジタル画像データとを合成す
る。

〔作用） 外部画像源３１からの外部アナログ画像データはＡＤ変
換手段でデジタル画像データに変換され、メモリ３４に
書込まれる。ここで、外部画像ブタから作られた同じ読
出しクロックでメモリ３０の内部デジタル画像データと
メモリ３４の外部デジタル画像データとが読出され、デ
ジタル信号の状態で合成手段３５にて合成される。これ
により、アナログ信号の状態で両データを合成していた
従来装置に比して両データ間の画素（ドツト）ずれを生
じることはなく、画面に揺らぎを生じることはない。

（実施例） 第２図は本発明装置の一実施例のブロック図を示し、同
図中、第３図と同一構成部分には同一番号を付してその
説明を省略する。第２図中、２０はビデオテックス装置
で、テキストメモリ２．グラフイツクメモリ３．メモリ
２，３の読出しクロック及びラインメモリ２２の書込み
クロックを発生する内部クロック源２１．メモリ２及び
３の出力を合成するマルチプレクサ５．マルチプレクサ
５の出力を占込み、読出すラインメモリ（占込みと読出
しとが非同期のタイプのもの）（内部画像データメモリ
）２２からなる内部画像データ系と、外部画像源８の出
力をＡＤ変換するＡＤ変換器２３、外部画像データと同
期をとられた２３ＭＨｚの読出しクロックを発生するＰ
ＬＬ回路（クロック発生手段）２４．ＡＤ変換器２３の
出力を書込み、読出すラインメモリ（ラインメモリ２２
と同じタイプのもの）（外部画像データメモリ）２５゜
ＰＬＬ回路２４の出力周波数を１／２に分周する１／２
分周器２６からなる外部画像データ系と、内部デジタル
画像データと外部デジタル画像データとを合成するマル
チプレクサ（合成手段）２７゜マルチプレクサ２７の出
力をＤＡ変換するＤＡ変換器２８にて構成されている。

次に、本発明装置の動作について説明する。第２図にお
いて、メモリ２，３に書込まれている内部デジタル画像
データは内部クロック源２１からの例えば２３ＭＨｚの
クロックにて読み出され、マルチプレクサ５にて合成さ
れ、ラインメモリ２２に内部クロック源２１からの２’
３ＭＨｚのクロックにて書込まれる。

一方、外部画像源８からの外部ア太ログ画像データはＰ
ＬＬ回路２４にて２３ＭＨｚのクロックとされ、読出し
クロックとしてラインメモリ２２゜２５に供給される一
方、１／２分周器２６にて１／２分周されて１６．５Ｍ
　Ｈｚの書込みタロツクとしてラインメモリ２５に供給
される。外部画像源８からの外部アナログ画像データは
ＡＤ変換器２３でＡＤ変換されてデジタル信号とされ、
ラインメモリ２５に供給されてここに１６．５ＭＨｚの
書込みクロックにて書込まれる。

ここで、ラインメモリ２２に書込まれた内部デジタル画
像データ及びラインメモリ２５に書込まれた外部デジタ
ルデータはＰＬＬ回路２４からの２３ＭＨｚの読出しク
ロックにて読出され、マルチプレクサ２７にて合成され
、ＤＡ変換器２８でＤＡ変換されてモニタ受像機１０に
合成画像表示される。この場合、外部デジタル画像デー
タは書込みクロック（１６，５Ｍ　Ｈｚ　）の２倍の読
出しクロック（２３ＭＨｚ　）で読出されるため、第３
図の従来装置の倍速変換器９での倍速変換作用と同様に
、１フイ一ルド宛５２５本の水平走査線が得られる。即
ち、本発明ではビデオテックス装置の外部に従来装置の
ような倍速変換器を設ける代りに、ビデオテックス装置
２０のラインメモリ２５にて倍速変換を行なう構成であ
り、システム全体の構成が簡素化され、コストダウンが
図れる。

又、本発明では、ラインメモリ２２に書込まれている内
部画像データとラインメモリ２５に書き込まれている外
部画像データとがＰＬＬ回路２４からの同じ読出しクロ
ックにて読出されるので、内部画像データと外部画像デ
ータとは完全に同ＩＩがとられることになり、この読出
された両データはマルチプレクサ２７にてデジタル信号
の状態で合成されるため、アナログ信号の状態で合成し
ていた従来装置のような両データの画素（ドツト）ずれ
を生じることはなく、従って、従来装置のような画面の
微妙な揺らぎを生じることはなく、高品質の合成画面を
得ることができる。

なお、従来装置のように倍速変換器をビデオテックス装
置２０の外部に設ける構成にする場合は、１／２分周器
２６は不必要で、ラインメモリ２５にはＰＬＬ回路２４
からの２３ＭＨｚの書込みクロックが直接供給されるよ
うにすればよい。

又、ラインメモリ２２．内部クロック源２１を設けず、
ＰＬＬ回路２４からの２３ＭＨｚの読出しクロックを直
接テキストメモリ２及びグラフィックメモリ３に供給し
てここから内部画像データを読出し、マルチプレクサ５
で合成した後直接マルチプレクサ２７に供給するように
構成しても全く同じ効果を得ることができる。但し、第
２図に小すようにラインメモリ２２（書込みと読出しと
が非同期のタイプのもの）を用いる構成にした場合、内
部クロック源２１からの２３ＭＨｚのクロック及び例え
ば２７ＭＨｚのクロック（ＰＬＬ回路２４に代わるＰＬ
Ｌ回路から出力する）の２種類のクロックが必要な回路
構成にも適用できる。

〔発明の効果〕

以上説明した如く、本発明によれば、内部画像データと
外部画像データとをデジタル信号の状態で合成している
ため、アナログ信号の状態で合成していた従来装置に比
して両データ間で画素（ドラ１〜）ずれを生じることは
なく、従来装置のような画面に揺らぎを生ずることはな
く、高品質の合成画面を得ることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例のブロック図、第３図は従来
の一例のブロック図である。 ２２．２５はラインメモリ、 ２３はＡＤ変換器、 ２４はＰＬＬ回路、 ２６は１／２分周器、 ２８はＤ△変換器、 ３０は内部画像データメモリ、 ３２はＡＤ変換手段、 ３３はクロック発生手段、 ３４は外部画像データメモリ、 ３５は合成手段 を示す。 図において、 ２はテキストメモリ、 ３はグラフィックメモリ、 ５．２７はマルチプレクサ、 ８．３１は外部画像源、 １０はモニタ受像機、 ２０はビデオテックス装置、 ２１は内部クロック源、 特許出願人　富　士　通　株式会社 ΔＺ 本発明の原理ブロック図 第 図 本発明の 実施例のブロック図 ビデオテックス装置 従来の 例のブロック図 第 図

Claims (1)

1. 【特許請求の範囲】 端末装置内の内部データメモリ（３０）から読出された
   内部画像データと、外部画像源（３１）からの外部画像
   データとを合成する画面合成装置において、 上記外部画像源（３１）からの外部アナログ画像データ
   をＡＤ変換するＡＤ変換手段（３２）と、上記外部画像
   源（３１）からの外部画像データからクロックを作るク
   ロック発生手段（３３）と、上記ＡＤ変換手段（３２）
   から出力された外部デジタル画像データを該クロック発
   生手段（３３）のクロックで書込み、ここから読出す外
   部画像データメモリ（３４）と、 該外部画像データメモリ（３４）に供給したのと同じ読
   み出しクロックで内部デジタル画像データを読出す内部
   画像データメモリ（３０）と、該内部画像データメモリ
   （３０）から読出された内部デジタル画像データと上記
   外部画像データメモリ（３４）から読出された外部デジ
   タル画像データとを合成する合成手段（３５）とを有し
   てなることを特徴とする画面合成装置。