JPH0275289A - ドロップアウト補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号のドロップアウト補正回路に関する
。

〔従来の技術〕

一般に、ＶＴＲにおいて映像信号を再生する場合、ヘッ
ドの汚れ、テープの欠陥、その他の理由で信号が一時的
に途切れることがあり、これをドロップアウトと称して
いる。このようなドロップアウトのある場合、そのまま
映像信号を再生すると、その部分が無信号であるからノ
イスとなり画質を悪化させる。そこで映像信号のライン
相関を利用したドロップアウト補正回路を用いて、ドロ
ップアウトが発生している間、−水平走査期間（以下１
Ｈという）前の信号に置き換えて、画質の悪化を防いで
いる。

従来、集積回路（ＩＣ）を用いたドロップアウト補正回
路としては、第３図、第４図に示すような回路が用いら
れている。

第３図において、入力端子１に入力される映像信号がド
ロップアウトが発生していない期間（以下ノーマル時（
Ｎ）という）には、クランプ回路６でクランプされ、増
幅器２、切換回路３を通り、出力端子１３へ出力される
。入力映像信号にドロップアウトが発生した場合、ドロ
ップアウト（Ｄ＞側に切換わり、−水子期間遅延回路（
以下］、　ＨＤ　Ｉ−という）９からＩＨ前の信号がコ
ンデンサ１０、端子１５を介してクランプ回路１１でク
ランプされて切換回路２を通して出力端子１．３へ出力
されＩＨ前の信号に置き換えられる。

また、第４図の回路の場合、入力端子１に入力される映
像信号がノーマルな時には、増幅器２、端子１４、コン
デンサ４、端子１７を介してクランプ回路６によってク
ランプされ、切換回路３を通り出力端子］３に出力され
る。一方、入力映像信号がドロップアウト時には、ドロ
ップアウト検出パルスが制御端子］２に印加されること
によって、切換回路３がノーマル（Ｎ）からドロップア
ウト（Ｄ＞側に切換わり、ＩＨＤＬ９から１Ｈ前の信号
がコンデンサ１０、端子］５を介してクランプ回路１１
によりクランプされて切換回路３を通し、出力端子１３
へ出力され、ＩＨ前の信号に置き換えられる。

〔発明が解決しようとする課題〕

上述した従来のドロップアウト補正回路においては、第
３図の回路の場合、ノーマル時、入力映像信号がクラン
プされたあと増幅器２を通っているので、出力でドロッ
プアウト発生時のクランプ回路１１てクランプされた信
号との間にオフセットか発生しやすく、このオフセット
レベルの差が、直接輝度信号に影響を与え画質を悪化さ
せてしまう欠点がある。

また、第４図の回路の場合、ノーマル時とドロップアウ
ト時、それぞれ切換回路３の直前にクランプ回路６，１
１をおいているので、前述のオフセットの発生はないが
、ＩＣとして構成する上で最低４個の端子（１４〜１７
）と多くのピンく端子）を必要とする欠点がある。

本発明の目的は、これらの欠点の除き、オフセット電圧
の発生をなくすと共に、端子数を少くしたドロップアウ
ト補正回路を提供することにある。

〔課題を解決するための手段〕

本発明のドロップアウト補正回路の構成は、入力端子か
ら入力された映像信号を増幅する増幅器と、この増幅器
の出力を正常時に第１端子に出力しドロップアウト時に
切断する第１−の切換回路と、前記第１端子からの信号
を第２端子に接続する第１の容量と、前記第２端子から
の信号を第２の容量を介して接続し前記映像信号の一水
平走査期間遅延させる遅延素子と、この遅延素子の出力
を第３端子に接続する第３の容量と、前記第２端子に少
くとも正常時に接続される第１のクランプ回路と、前記
第３端子に接続される第２のクランプ回路と、これら第
１および第２のクランプ回路の各出力を入力し正常時に
前記第１のクランプ回路側にドロップアウト時に前記第
２のクランプ回路側に接続を切換え出力端子に接続され
る第２の切換回路と、ドロップアウト時に前記第２端子
を前記出力端子に接続する第３の切換回路と、ドロップ
アウト検出時に前記第１．第２および第３の切換回路を
ドロップアウト側に切換える制御信号を入力する制御端
子とを備え、前記ドロップアウト時に一水平走査期間前
の映像信号が出力されるようにしたことを特徴とする。

〔実施例〕

次に本発明について、図面を参照して説明する。

第１図は本発明の一実施例の回路図である。本実施例は
、３個の切換回路３，５．７と、３個の端子１．４．１
．５．　１．６と、２個のクランプ回路６、］１とが用
いられている。入力端子１に入力される映像信号か、ノ
ーマル時には切換回路３は短絡、切換回路５は開放、切
換回路７は端子１５側に接続される。そのため入力信号
は、入力端子１、から増幅器２、切換回路３、端子］４
、容量４、端子〕５、を介し、ノーマル時に端子１５を
クランプ回路６でクランプされ、切換回路７を介して出
力端子１３へ出力される。

一方、映像信号かドロップアウト発生時には、制御端子
１２にドロップアウト検出パルスが加わり、切換回路３
は開放、切換回路５は短絡、切換回路７は端子１６側に
切換わる。そのため入力端子１゜に入力される映像信号
は遮断され、ｌ　ＨＤ　Ｌ９からのＩＨ前の信号が、容
量１０、端子１６を介して端子１６をクランプ回路１に
よってクランプされて切換回路７を介して出力端子］３
へ出力され、ＩＨ前の信号に置き換えられる。これと同
時にクランプされた信号が切換回路５、端子１５、容量
８を介してＩ　ＨＤ　Ｌ　９に入力されている。

従って、オフセット電圧の発生がないと共に、３個の接
続端子１４〜１６て構成することがてきる。

第２図は本発明の第２の実施例の回路図である。

本実施例も回路素子数が第１−の実施例の構成と同しで
ある。入力端子］に入力される映像信号がノーマルな時
には、切換回路３，５．７はノーマル（Ｎ）側になって
いる。この時映像信号は、増幅器２、切換回路３、端子
コ−４、コンデンサ４、端子１５、切換回路５を通りク
ランプ回路６によってクランプされ、切換回路７を通り
、出力端子１３へ出力される。また、入力映像信号９が
ドロップアウト発生時には、ドロップアウト検出パルス
を制御端子１２から入力して切換回路３，５゜７かドロ
ップアラｌｉＤ＞側に切換え、入力映像信号が遮断され
る。そしてＩ　ＨＤ　Ｌ　９によってＩＨ前の信号に置
き換えられる。

本実施例もオフセラ１〜電圧を発生することなく、また
３個の接続端子１４〜１６で接続することができる。

〔発明の効果〕

以上説明したように本発明は、ノーマル時とドロップア
ウト発生時、それぞれ切換回路の直前でクランプ回路を
用いてレベルを合わすことができるので、オフセットが
発生することがなく、さらにＩＣとしてドロップアウト
補正回路を３ピンだけの接続端子で構成できるのて、ピ
ン数を削減することができるという効果がある。

【図面の簡単な説明】

第１図、第２図は本発明の第］および第２の実施例のブ
ロック図、第３図、第４図は従来のドロップアウト補正
回路の一例を示すブロック図である。 １・・・入力端子、２・・・増幅器、３，５．７・・・
切換回路、４，８．１０・・・容量、６，１１・・・ク
ランプ回路、９・・・−水平期間遅延素子（ＩＨＤＬ）
、１２・・制御端子、１３・・・出力端子、１４，１．
５．１万　１　図

Claims (1)

【特許請求の範囲】
1. 入力端子から入力された映像信号を増幅する増幅器と、
   この増幅器の出力を正常時に第１端子に出力しドロップ
   アウト時に切断する第１の切換回路と、前記第１端子か
   らの信号を第２端子に接続する第１の容量と、前記第２
   端子からの信号を第２の容量を介して接続し前記映像信
   号の一水平走査期間遅延させる遅延素子と、この遅延素
   子の出力を第３端子に接続する第３の容量と、前記第２
   端子に少くとも正常時に接続される第１のクランプ回路
   と、前記第３端子に接続される第２のクランプ回路と、
   これら第１および第２のクランプ回路の各出力を入力し
   正常時に前記第１のクランプ回路側にドロップアウト時
   に前記第２のクランプ回路側に接続を切換え出力端子に
   接続される第２の切換回路と、ドロップアウト時に前記
   第２端子を前記出力端子に接続する第３の切換回路と、
   ドロップアウト検出時に前記第１、第２および第３の切
   換回路をドロップアウト側に切換える制御信号を入力す
   る制御端子とを備え、前記ドロップアウト時に一水平走
   査期間前の映像信号が出力されるようにしたことを特徴
   とするドロップアウト補正回路。