JPH027469A - 電荷読取装置 - Google Patents

電荷読取装置

Info

Publication number
JPH027469A
JPH027469A JP1032552A JP3255289A JPH027469A JP H027469 A JPH027469 A JP H027469A JP 1032552 A JP1032552 A JP 1032552A JP 3255289 A JP3255289 A JP 3255289A JP H027469 A JPH027469 A JP H027469A
Authority
JP
Japan
Prior art keywords
gate
region
potential
charge
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1032552A
Other languages
English (en)
Inventor
Jean-Louis Coutures
ジャン‐ルイ、クテュール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH027469A publication Critical patent/JPH027469A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14825Linear CCD imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14887Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は感光半導体装置、特に電荷転送読取装置を結合
したホトダイオード列からなる感光線形ストリップに関
する。
詳細には本発明はストリップの照明が高度であるときの
電荷読取装置の飽和を防止するための電荷転送読取装置
およびその関連手段の構造に関する。
[従来の技術〕 第1図はスト1月9ブのホトダイオードの内の1個につ
いての、読取装置の構成の一例の上面図である。第2図
は第1図の線AA’ における断面図である。
ホトダイオードは示していない。このホトダイオードは
読取装置と同一の半導体基板の部分を必ずしもつくるも
のではない。ホトダイオードは入力導体Eにより読取装
置の入力ダイオードD。のカソードCD  に接続する
。このカソードは読取部がつくられるP形半導体基板に
拡散されたN形半導体領域である。
絶縁膜により基板から分離されている入力ゲートG が
入力ダイオードD のカソードに隣接すe      
             eるP影領域10をカバー
する。このゲートは定電位V とされそしてダイオード
D の電位をV。
ae に固定しうるようにする。
同じく基板から絶縁された蓄積ゲートGsは領域10に
隣接するP影領域12をカバーする。このゲートは固定
電位V とされる。そして、ホトダイオードの露光によ
りこのダイオードから電荷が入るときその電荷を蓄積し
うるようにする。電荷蓄積のない、ゲートG の下の基
板の電位は■1である。
基板から絶縁されたパセージゲートG、は領域12に隣
接する領域14をカバーする。このゲートは露光中電荷
蓄積領域(ゲートG、の下)の絶縁を行い、そして照明
測定期間の終りに周期的に、蓄積した電荷を電荷転送シ
フトレジスタに転送するに充分な高さの電位にされる。
このレジスタはこれらの周期的な転送のインターバルに
おいてホトダイオードに入る照明のもつ情報項目を伝送
するように動作する。このシフトレジスタは新しい照明
期間がゲートG の下に新しい電荷をつくる間に情報を
伝達する。
このシフトレジスタはそれ自体の動作周波数で制御相0
ccdにより制御されるゲート電極Gccdで概略的に
示しである。
照明が強すぎるとき照明測定期間中の過度の電荷の発生
の問題、すなわちダブルの問題、を避けるために、一方
の側で蓄積領域12にそして他方の側で電荷除去領域1
8に隣接するP影領域16の上面上に電荷除去ゲートG
 を設ける。この領e 域はN影領域(基体とは逆の導電性)であり、正電源V
、に接続する。
この電荷除去ゲートG は2つの方法で用いらae れる。
−まず、一つの期間における平均照度が過度(例えば前
の期間でみられたものであるから)となることがわかっ
ていれば、測定期間中の一部において蓄積ゲートの下に
電荷を集めないようにする。この目的でゲートG によ
り発生された電位・    aO 障壁と入力導体Eからの電荷のすべてが直ちに領域18
に除かられる。次に電荷の集中はその期間の残りの部分
について可能とされる。発生した電荷の系統的な除去に
対応するものの期間中のその部分はシフトレジスタの飽
和が生じないように選ばれる。
−第2に、電荷除去期間の外で適当な積分期間中、照明
が強すぎそしてシフトレジスタの飽和を伴うものであれ
ば余分の電荷が自動的に除去領域18に逃がされる。こ
のため、積分期間中、除去ゲートG の電位はゲートG
 の下に蓄積しうるae              
  S最大電荷量を限定する選ばれた値に調整される。
この値を越えると、電荷は領域18に放出される。
第3.4図はまず積分期間(ゲートG が比較e 的低電位のとき)中(第3図)および蓄積が許されない
期間の部分中(第4図)の異なるゲートの下の基体の電
位を表わしている。従来のように、これら電位は下の方
が高く、電荷の蓄積または除去は斜線領域で示しである
第5図はこの装置の動作段階のタイミング図である。ゲ
ートGasはT。で示す電荷除去段階中高電位にされる
。次にT、で示す積分段階において、ゲートG は蓄積
した電荷のオーバーフローしきe い値を限定する比較的低電位とされる。TIの終りで新
しい期間Toの前に、パセージゲートGpはTIの期間
だけ短時間開きそして閉じる。
〔発明が解決しようとする課題〕
オーバーフロー電荷の除去および運ばれてくる電荷によ
り可変の積分期間の設定の可能性をもつ電荷読取装置の
製造についての上述の方法は2つの欠点を有する。その
第一は、電荷除去領域18とこの領域と蓄積領域12の
間のゲートG が領e 域12の第3の側(第1の側は入力ゲート G。
に、第2の側はパセージゲートG により占められてい
る)に配置されなくてはならないということである。多
くのエレメントを並置して読取装置をつくる場合には隣
接するエレメント間のピッチは、ゲート12の第3の側
にゲートG および領e 域18があること、およびそれらに制御信号を送るため
の接続があることにより、大きくなる。
第2の欠点は、電荷が蓄積ゲートから読取シフトレジス
タに移される期間T1ではアンチダブル効果が生じない
ということである。期間T1が有効積分期間T1と比較
して無視しえないものであり、且つ照明が期間T1中非
常に高い場合には、対応する電荷がこの転送期間T1に
おいてシフトレジスタに導入されそしてこの電荷が全ア
ンチダズル系の存在にも拘らずこのレジスタを飽和され
るに充分なものとなりうるのである。
〔課題を解決するための手段〕
上記の欠点を解決するために、本発明はアンチダブル効
果を有する線形ホトセンサ用の電荷読取装置の新しい構
造を提案する。
本発明の読取装置は、半導体基板と、入力ダイオードと
、電荷蓄積領域をカバーする電荷蓄積ゲートと、上記入
力ダイオードの一方の側と電荷蓄積領域との間に置かれ
た入力領域をカバーする入力ゲートと、電荷蓄積領域に
隣接する領域をカバーすると共にこの領域を電荷転送読
取レジスタから絶縁するパセージゲートと、を有するも
のにおいて、更に定電位とされた第1ゲートによりカバ
ーされる第1領域と、この第1領域に隣接して少くとも
1個の第2ゲートでカバーされる第2領域と、第2領域
に隣接する電荷除去領域を含み、電荷のないとき第1領
域の電位が電荷のないときの入力領域の電位より大であ
り、第1領域は上記入力ダイオードの他方の側に隣接さ
れ、上記第2ゲートは2つの段階、すなわち、 −第2領域の第2ゲートにより与えられる電位が第1領
域の電位より大きい除去段階、および−第2領域の第2
ゲートより与えられる電位が第1領域の電位より低く且
つ入力領域の電位より低い積分段階、 に従って周期的に変化する電位にされており、パセージ
ゲートの電位は除去段階の開始後の短い時間について高
い値とされそしてこの電位が積分段階中に低い値に保持
されることを特徴とする。
〔作用〕
この構造によれば、第1図の構成におけるように蓄積ゲ
ートの第3の側を用いることなく、電荷のオーバフロー
を捨てるかあるいは有効積分時間を制御するかして電荷
の除去を行うことが出来る。
更に、蓄積ゲートの下に蓄積した電荷は有効時間外で読
取レジスタに移すことが出来るから、転送時間中の過照
明により飽和しているレジスタについての前述の問題が
もはや存在しなくなる。
好適な実施例においては本装置は第1領域の一部により
形成される第2領域をカバーする第3ゲートを有し、第
3領域が除去領域に隣接する。第3ゲートの電位は本装
置の2つの動作段階に従って周期的に変化し、そして除
去段階中箱2ゲートの下に電荷がないときに発生する電
位が第3ゲ−トの下に発生する電位より高くなる。
〔実施例〕
第6図は本発明による電荷読取装置の2個の並置された
エレメントの上面図である。各エレメントは線形ホトセ
ンサの個々のホトダイオードにより発生する電荷の読み
に対応しており、2個のエレメントが読取エレメント列
を規則的に且つ出来るだけ小さいピッチで並置する方法
を明示するために示しである。
これら読取エレメントは、例えばこれらエレメントに沿
って伸びる比較的厚い絶縁領域のような適当な手段によ
り互いに絶縁されている。この種の領域を第6図に点線
20で示している。
この絶縁は互いに接近しているが異る読取エレメントに
対応する半導体の領域を相互に分離するためのものであ
る。しかしながら2個のゲートが夫々の時点で1つの定
または可変電位に接続されなればならないときは異った
読取エレメントに対応するそれらエレメント間の絶縁を
行う必要はない。その理由は本発明による読取装置のこ
れらゲートは絶縁ゾーン20に直角となっておりそして
並置された読取エレメントのすべての対応する領域をカ
バーしているからである。例えば、第1−5図について
述べたような機能を有する蓄積ゲートはゾーン20によ
り互いに絶縁される領域をカバーする1個のゲートであ
る。
ここでi番目の読取エレメントの構成について述べるが
、(i−1)番目および(i+1)番目のエレメントの
構造は全く同じであり、i番目のエレメントをカバーす
るゲートによりカバーされる。
i番目の読取エレメントの上面を示す第6図およびその
長さ方向の断面(第6図の線BB’ における断面)を
示す第7図を参照して説明する。
i番目の読取エレメントは出力信号の測定を行う線形ホ
トセンサのi番目の感光セル(ホトダイオード)に接続
する入力E、で有する。
これらホトダイオードは図示しておらず、特に問題とす
る検出器が赤外線モードで動作するものである場合には
、ホトセンサおよび読取装置に別の基体を用いなければ
ならないから、読取装置と同じ半導体基板の部分を形成
する必要はない。
入力E1は入力ダイオードD。のカソードCD  に接
続する。このダイオードは第1図と同じ機能をもつから
同じ文字で示しである。
このダイオードのカソードはP形である半導体基板の表
面に拡散により形成されるN影領域である。PおよびN
のドーピングは電位の符号を逆にすれば逆としてもよい
この入力ダイオードは第1の側において、固定電位V 
とされた入力ゲートG でカバーされるe      
                eP形領領域22隣
接している。入力ゲートG の機能は領域22の電位を
固定値V。に維持することである。
第1図に示すように、領域22に隣接して、固定電位V
 となっている蓄積ゲートG により力B      
                    sバーされ
る電荷蓄積領域24がある。
次に領域24に隣接したパセージゲートGpでカバーさ
れる領域26が与えられる。これはφ。
のストップ状態でゲートG の電位が蓄積ゲートの下に
蓄積したすべての電荷をシフトレジスタに向けて移すこ
との出来る値に上昇させるように相φ により制御され
る。このレジスタは段階φ。cdにより制御される。電
極ゲートG。。、として第6,7図に示しである。半導
体基体の領域22.24.26は第6.7図のように入
力ダイオードD の第1の側に配置されており、領域2
4は領域22より離され、領域26は領域24より離さ
れている。第6.7図の左側である入力ダイオードの他
方の側には並んでいるP影領域をカバーする3つのゲー
トが与えられる。
第1ゲートG5は入力ダイオードに隣接する領域28を
カバーする。この第1ゲートGbは、領域28に電荷の
蓄積がないときその領域の電位が入力G の下の領域の
電位V。に近く、好ましくそれより大きくないV とな
るように定電位V。
とされる。
第2ゲートG は領域28に隣接する領域30をカバー
し、そしてこれは2つの段階に従って周期的に変化する
電位とされる。第1の段階において、第2ゲートG の
電位”clが比較的高く、第C 1ゲートG の下の電位v1より著しく高いこのゲート
の下に電位B3を生じさせ、それ故第1ゲートの下に蓄
積しうるすべての電荷が逃がされあるいは第2のそれの
下に放出される。次にこの逃がしあるいは放出プロセス
の役割について述べる。
第2の段階で、第2ゲートに加えられる電位V。2は比
較的低く、領域30の電位が電位V1だけでなく入力ダ
イオード■ の他方の側の入力ゲートの下の電位voよ
りも小さくなるようになっている。
第3ゲートGdは領域30に隣接する領域32をカバー
し、そして第2ゲートの制御と同相で変化する電源に接
続する。第3ゲートに加えられる電位VDI 、VD2
は領域32の電位が常に領域30の電位より低くなるよ
うなものである。第1段階において、領域32の電位は
■1とv3の間の値高い値v2とされる。第2段階では
これは領域30の電位図より小さくそして入力ゲートの
下の電位V。より低く且つ同じ段階でのゲートGpの下
のゲートV の下の電位V より高い値VLp となる。
第6,7図には基体P内に拡散されたN影領域の形の電
荷除去領域34が示されている。この領域は第3ゲート
でカバーされる領域32に隣接している。その電位は比
較的高いV となっており、これは一定であって第1段
階においては第3ゲートG の下の電位v2より高くな
る。
第8. 9. 10図を参照して、この読取装置の動作
を説明する。
第1図の装置におけるように、ゲートG の下の電荷の
蓄積を防止するための入力への電荷の系統的な除去用の
第1段階とゲートG の下の電荷の蓄積を許す第2の積
分段階の2つの段階で動作を行う。第1段階は装置の動
作期間Tの可変的な一部である期間T。にわたる。第2
段階は期間Tの残りの部分子 において生じる。これら
図において、周期的な論理信号φ が各期間においてこ
e れら2つの段階を限定する。このゲートの下に蓄積する
電荷の逃がしあるいはそのシフトレジスタへの放出は各
期間T中の短い時間T1で生じる。
1 は除去段階T。のスタート時点によりきまる■ 僅かな遅延T2後にスタートする。この放出は遅延T2
と期間T1を限定する論理信号φ、でパセージゲートG
 により制御される。論理信号φ、8とφ は第10図
に示しである。
第8図は、電荷のオーバーフローの除去を必要とする過
照明がない場合にホトダイオードから入る電荷の積分用
の段階中、第7図のエレメント(ゲートおよびダイオー
ド)の下の電位を示すグラフを示している。
入力ダイオードと第1ゲートG、の下の最大電位はV。
である。この電位を越えると、直ちに入力E1からの電
荷の蓄積の結果として(そして期間T1後直ちにあるい
は同時にこれが生じる)、この入力からの電荷は蓄積ゲ
ートG の下の領域24に向けて放出される。これはゲ
ートの下に集まり、そして領域24の電位を入った電荷
Q に比例して低下させる。まず、蓄積ゲートに電位■
 が与えられそして期間中に入る電荷の量が正常であれ
ば蓄積領域24の電位がV。より低くならないと仮定す
る。他方、電位V。はダズルしきい値を限定し、T、中
に入った電荷の量が電位をVoより低くするとすれば、
電荷が多すぎそしてシフトレジスタの飽和をさけるため
余分を除去すべきと考えられる。この除去を行う方法は
次の通りである。T1の終りでのこの結果は第8図の電
位図である。この図において、Tlのスタート時に集め
られ、積分段階の終りに続く除去段のはしめに第2ゲー
トG の下の電位ウェルに排出される、入力ダイオード
D と第1ゲートの下に蓄積される電荷に注目する。
除去段T。における電位は第9図に示す。
電位ウェルの下および入力ダイオードD に集まる電荷
は領域30の第2ゲートG の下に形成される電位ウェ
ルに放出される(このため、電荷のないときの初期電位
はv3であり、その一方の側にある領域32と28の電
位V2とvlより高い。)移された電荷Qoの量がこの
ウェルの容量より大きければ、余分な電荷は除去領域3
4に放出される。このゲートの下の電位ウェルは電荷の
保存を行い、これが次の積分段のスタート時に第1ゲー
トG、の下と入力ダイオードDCに再配分される。
原理的に第2ゲートの下の電位ウェルの蓄積容fA Q
 1は第1ゲートの下および入力ダイオード内の電位V
 とV 間に蓄積される電荷Q。の量より小さく、すな
わち差V t  V Dと第1ゲートおよびダイオード
の容量の和との積より小さくなるように選ばれるべきで
ある。しかしながら、場合によってはこの積に等しいか
それより大きくしてもよい。
期間T2において、蓄積ゲートGsの下に蓄積される電
荷Q はそのゲートの下につくられた電位ウェル内にと
どまる。次に期間Ti中、パセージゲートG は高電位
となり、これが電荷Q のp            
             s全部のシフトレジスタへ
の転送を可能にする。
Toの残り部分において第9図の電位図は変化せず、入
力Elからの電荷のすべてが領域28に入ったとき領域
30に逃がされる。しかしながら、領域30の電位ウェ
ルはToのはじめから一杯になっているから、新たな電
荷は直ちに除去領域34に逃がされる。このウェルを囲
む2つの電位障壁について、この障壁は第3ゲートの側
において低くなっている。
その結果、第6図の構造は装置の動作期間の内の選ばれ
た部分において電荷の総合的な除去を可能にする。
ここでホトダイオードからの電荷の過度の蓄積を生じさ
せる過照明がないときに何が生じるかを述べる。前述の
ように蓄積しうる電荷の量のしきい値はゲートG の下
の領域24の蓄積容量の選択により調整しうる。この容
量は本質的にこのゲートの面積と、電位V。と領域24
に電荷のないときのその領域の電圧V による電位との
差とによりきまる。
積分段(第11図)において、蓄積ゲートGsO下の電
位ウェルの蓄積容量を越える電荷が集まるとすると、そ
れら電荷は入力ダイオードと第1ゲートGbの下とにオ
ーバーフローして流れ込む。
この蓄積が進むとすれば、これらはオーバーフローして
ゲートG にも流れ込む。第3ゲートGcの下およびパ
セージゲートGpの下に形成される電位障壁間の蓄積容
量を越えることも考えられる。
しかしその場合にはパセージゲートの内の電位障壁はゲ
ートG の下のそれより高いものとなる。
この場合、過照明となると過度の電荷が除去領域34に
逃がされることになる。
第11図は更に考えつる例を示しており、過度の電荷の
累積により第2ゲートGcへのオーバーフローが生じる
がそこまでとなる。
積分期間T、が終った時点で第2および第3ゲートの下
の電位障壁は同時的に低くなり、すべての過分の電荷が
除去領域34に流れそして電位ウェル内の電荷、すなわ
ち、蓄積ゲートG8の下に出来るウェルを完全に満たす
電荷と第2ゲートG の下のウェルを満たす電荷は第9
図に示すようにそのままである。蓄積ゲートの下の電荷
のみは期間T1中やや遅れて逃がされそしてダズルしき
い値を越えない。
重要なことは第2ゲートG2の下の、除去段階(第9図
)において蓄積した電荷の回復である。
新しい積分期間T、がはじまると、第2および第3ゲー
トの電位は直ちに低下し、第2ゲートの電位は第3ゲー
トのそれより高いままとなり、電荷Q は第1ゲートG
bに逃げる。
原理的にこの電荷Q=1はダイオードD8のそして第1
ゲートG の下の電圧V。と11間に蓄積す する電荷Qoより小さい。これは次のことを意味する。
T1の開始時に入力ダイオードの電位と第1ゲートの下
の領域28のそれが■1とVoO値のに低下する。
−T  のスタート中は入力E1から入る第1電荷が入
力ダイオードの電位をV。に下げるように作用する。
一入力から入る電荷が蓄積ゲートG に向けられるのは
成るウェルで決定される電荷の量に達した後のみである
本装置は、ゲートG の下の蓄積容量の適正なな選択に
より、(その面積および電位差V3V により)入力E
1における71111るべき照明にょっては発生されな
い浮遊電荷の導入を補償することが出来るから特に有利
である。
ホトダイオードが照明されないときでも暗電流と呼ばれ
るある電流を発生することは知られている。ホトダイオ
ードのバイアス電流も電荷を発生する。電荷Q1の存在
によりこの電流を計算しうるように補償することが出来
る。また電位差V3V2が、この暗電流または望ましし
くないDC成分の電荷Q に及ぼす効果が期間T1に比
例するから、Tt期間中本装置の動作パラメータに自動
的にリンクする状況をみることも全くありうる。
他の実施例では第3ゲートGtをなくし第2ゲートG 
が領域30と32からなる第2領域をカバーする。基板
のドーピングはゲートG に加わる一つの電位につき異
った電位■2とv3を加えるように領域30と32に対
し異なって行われる。
(発明の効果〕 結論として、本発明の構造によれば回復される電荷Q 
は除去後のスタート後にシフトレジスタに移され、それ
故、T1の転送期間中の高度の過照明によるレジスタへ
の過度の電荷の送出が生じない。そしてこれら電荷は領
域34に直接除去される。
【図面の簡単な説明】
第1図は従来の電荷読取装置の上面図、第2図は第1図
に示すAA’線で切断した場合の従来の電荷読取装置の
断面図、第3図乃至第5図は従来の電荷読取装置の動作
を説明する図、第6図は本発明の読取装置の上面図、第
7図は第6図に示す装置の構造の断面図、第8図はホト
センサにより発生する電荷の有効積分段階中の半導体基
板内の電位を示すグラフ、第9図は発生した電荷の系統
的な除去段階における半導体基板内の電位を示す図、第
10図はこの読取装置のゲートへの選ばれた電位の印加
のための相対的な段階のタイミング図、第11図は過照
明時の積分段階における電位を示すグラフである。 E・・・入力導体、D ・・・入力ダイオード、CDe
・・・カソード、G ・・・入力ゲート、G ・・・蓄
積ゲーS ト、G ・・・パセージゲート、Gecd・・・ゲート
電極、G ・・・電荷除去ゲート。 C

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板と、入力ダイオードと、電荷蓄積領域を
    カバーする電荷蓄積ゲートと、上記入力ダイオードの一
    方の側と電荷蓄積領域との間に置かれた入力領域をカバ
    ーする入力ゲートと、電荷蓄積領域に隣接する領域をカ
    バーすると共にこの領域を電荷転送読取レジスタから分
    離するパセージゲートと、を有し、更に定電位とされた
    第1ゲートによりカバーされる第1領域と、この第1領
    域に隣接して少くとも1個の第2ゲートでカバーされる
    第2領域と、第1領域に隣接する電荷除去領域を含み、
    電荷のないとき上記第1領域の電位V_1は電荷のない
    ときの入力領域の電位V_0より大であり、上記第1領
    域は上記入力ダイオードの他方の側に隣接され、上記第
    2ゲートは2つの段階、すなわち、 −第2領域の第2ゲートにより与えられる電位が第1領
    域の電位より大きい除去段階、および−第2領域の第2
    ゲートにより与えられる電位が第1領域の電位より低く
    且つ入力領域の電位より低い積分段階、 に従って周期的に変化する電位にされており、パセージ
    ゲートの電位は除去段階の開始後の短い時間について高
    い値とされそしてこの電位が積分段階中低い値に保持さ
    れることを特徴とする電荷読取装置。 2、除去領域に隣接し、第2領域の一部により形成され
    る、第3領域上の第3ゲートを備え、この第3ゲートは
    、除去段階において電荷のないとき第2ゲートの下に発
    生する電位V_3が第3ゲートの下の電位V_2より大
    となるような前記2つの段階に従って周期的に変化する
    電位とされることを特徴とする請求項1記載の電荷読取
    装置。 3、積分段階において電荷がないときの第一ゲートおよ
    び入力ゲートの下に夫々加えられる電位をV_1および
    V_0とし、ダイオードと第1ゲートの容量の和をC_
    dとすると、除去段階において第2および第3ゲートに
    加えられる電位が電荷量Q_0(=(V_1−V_0)
    ・C_d)より小さい電荷量を蓄積しうる電荷蓄積ウェ
    ルを限定することを特徴とする請求項2記載の電荷読取
    装置。
JP1032552A 1988-02-12 1989-02-10 電荷読取装置 Pending JPH027469A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8801683 1988-02-12
FR8801683A FR2627314B1 (fr) 1988-02-12 1988-02-12 Dispositif de lecture de charges pour photosenseur lineaire, avec dispositif d'antieblouissement a structure en ligne

Publications (1)

Publication Number Publication Date
JPH027469A true JPH027469A (ja) 1990-01-11

Family

ID=9363216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1032552A Pending JPH027469A (ja) 1988-02-12 1989-02-10 電荷読取装置

Country Status (5)

Country Link
US (1) US4885626A (ja)
EP (1) EP0329518B1 (ja)
JP (1) JPH027469A (ja)
DE (1) DE68905506T2 (ja)
FR (1) FR2627314B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114276B2 (ja) * 1988-06-30 1995-12-06 日本電気株式会社 固体撮像装置
KR100276971B1 (ko) * 1989-06-20 2001-01-15 다카노 야스아키 고체촬상소자의 구동방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137714U (ja) * 1980-03-19 1981-10-19
JPS5823128B2 (ja) * 1974-10-25 1983-05-13 ユナイテツド テクノロジ−ズ コ−ポレイシヨン ロカソウチ
JPS58183915A (ja) * 1982-04-23 1983-10-27 Hitachi Ltd 冷却水異物除去装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839386B2 (ja) * 1978-02-22 1983-08-30 株式会社東芝 電荷転送形イメ−ジセンサ
US4169273A (en) * 1978-06-26 1979-09-25 Honeywell Inc. Photodetector signal processing
US4521106A (en) * 1982-08-18 1985-06-04 Eastman Kodak Company Image sensor and rangefinder device with background subtraction using interlaced analog shift register
US4644572A (en) * 1985-11-12 1987-02-17 Eastman Kodak Company Fill and spill for charge input to a CCD

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823128B2 (ja) * 1974-10-25 1983-05-13 ユナイテツド テクノロジ−ズ コ−ポレイシヨン ロカソウチ
JPS56137714U (ja) * 1980-03-19 1981-10-19
JPS58183915A (ja) * 1982-04-23 1983-10-27 Hitachi Ltd 冷却水異物除去装置

Also Published As

Publication number Publication date
EP0329518B1 (fr) 1993-03-24
FR2627314A1 (fr) 1989-08-18
DE68905506T2 (de) 1993-07-01
US4885626A (en) 1989-12-05
FR2627314B1 (fr) 1990-06-08
EP0329518A1 (fr) 1989-08-23
DE68905506D1 (de) 1993-04-29

Similar Documents

Publication Publication Date Title
US5355165A (en) Very high frame rate CCD imager
US4093872A (en) Charge coupled device with input for direct injection of signal
US5286990A (en) Top buss virtual phase frame interline transfer CCD image sensor
EP0866501B1 (en) CCD Imagers with multiplication register
US4328432A (en) Anti-blooming charge transfer device
US5436476A (en) CCD image sensor with active transistor pixel
EP0365000B1 (en) CCD image sensor with vertical overflow drain
EP0042218A1 (en) Semiconductor image sensor and a method of operating the same
JP2001127277A (ja) 半導体像強化装置
JPH11355664A (ja) 固体撮像装置およびその駆動方法
JPS6230504B2 (ja)
US20060186504A1 (en) CMOS image sensor for reducing partition noise
JPS6338866B2 (ja)
US4656503A (en) Color CCD imager with minimal clock lines
US20020057356A1 (en) Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof
JPH07153988A (ja) 「増幅型」光電変換装置及びその駆動方法
US5402459A (en) Frame transfer image sensor with electronic shutter
JPH0965217A (ja) 固体撮像装置およびその駆動方法
US5602407A (en) Switched CCD electrode photodetector
US5477070A (en) Drive transistor for CCD-type image sensor
US4246591A (en) CCD Imagers
JPH027469A (ja) 電荷読取装置
JP2975216B2 (ja) リニアイメージセンサ及びその駆動方式
US4644402A (en) Solid state image sensor
JPH0771235B2 (ja) 電荷検出回路の駆動方法