JPH0271532A - 高ダイナミックレンジ電荷結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｒ睨分互 本発明は、電荷が操作される半導体装置に関するもので
あって、更に詳細には、電荷収集回路が低信号レベルに
おいて入力信号の全てを収集するがより高い信号レベル
において該入力信号のより少ない部分を収集しその際に
そのダイナミックレンジを拡張することを可能とした電
荷結合装置即ちＣＯＤに関するものである。

灸末挟Ｉ 電荷結合装置、バケットブリゲート装置及び電荷が操作
されるその他の半導体装置は公知である。

この様な装置は、シフトレジスタとして、メモリセルと
して、アナログ信号処理においてフィルタとして且つラ
インスキャン及び面画像処理の両方の目的で電荷結合画
像処理装置として使用されている。これらの装置の動作
は、ｆｌ界の印加によって半導体基板内に空乏領域が形
成されるものと類似している。次いで、該空乏領域内に
おいて電荷パケットが操作される。電荷結合装置におい
て、初期電荷は、電気的に注入される（メモリセル）か
又はホトン衝撃の結果として電子−正孔対発生（画像処
理装置）から得られる。電荷結合画像処理装置は、成る
時間期間に渡っての周囲の電磁放射の光学的積分を可能
とさせる０次いで、その結果得られる画像／電荷上方が
、シフトレジスタ又はその他の手段内に蓄積された領域
から転送され、従ってその蓄積電荷を検知し且つ増幅し
、又はその他の信号を供給する為に使用することが可能
である。

典型的な従来の電荷結合装置において、電荷は半導体基
板内の上側に存在するホトゲート電極によって画定され
る電位の井戸（空乏領域）内に蓄積する。ホトゲート下
側に存在する三次元井戸が電荷が飽和すると、電荷キャ
リアは光検知要素から膨出し、所謂「ブルーミング」が
発生する。ブルーミングは、光検知要素内にもともと蓄
積された電荷の膨出乃至は広がりのことであって、その
場合、この電荷はその他の近傍の光検知要素から発生し
たものと見間違う、従って、ホトゲート電極に隣接して
アンチブルーミング（ブルーミング防止）構成が設けら
れており、過剰な電荷が周囲のホトゲート内に流入し画
像を破壊することを防止する為に電極下側に蓄積可能な
最大量よりも多い電荷を吸収する。転送ゲート電極及び
転送構成体は、ホトゲートの反対端に隣接して形成され
ている。光学的積分期間の間、転送ゲートは、蓄積する
電荷をホトゲート下側に拘束させる為の電位に維持され
る。光学的積分期間が終了すると、信号が転送ゲートへ
印加されて転送ゲートが基板内に誘起させる電気的「障
壁」を低下させ、且つ蓄積した電荷が転送ゲート下側を
隣接するシフトレジスタ要素等内へ流れることを許容す
る０次いで、転送ゲートはその元の位置に復帰されて、
ホトゲート下側に更に電荷が蓄積することを許容する。

一方、シフトレジスタは、測定又は爾後の処理の為に電
荷パケットをセンスアンプ又はその他の装置へ転送する
為のものである。

従来の電荷結合装置に関する＃限としては、ホトゲート
下側に蓄積することが可能な電荷量とシフトレジスタ等
の周辺回路の全てにより要求される電荷取扱能力との間
の関係である。ホトゲートの寸法を増大させると、与え
られた期間に渡って蓄積される電荷が一層多くなる。然
し乍ら、この様な寸法の増大は、シフトレジスタ又はそ
の他の回路の電荷取扱能力に対応して一層高い条件を付
加することとなる。従って、広いダイナミックレンジを
与えるのに十分な寸法の電荷結合装置の構成は、必要と
されるエキストラな電荷取扱能力によって不所望に増加
される。シフトレジスタ及び関連する周辺回路の寸法の
増大は、ダイの寸法を不所望に増加させ、その際に機能
装置の歩留まりを低下させ且つ各装置の値段を増大させ
る。別の観点から考察すると、周辺の電荷取扱回路の寸
法が増大すると、光検知用の為に使用可能なチップ面積
の量が減少し、その際に装置のダイナミックレンジを低
下させる。

■−五 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、従来の装置のダイナ
ミックレンジを制限する本質的な妥協を解消して電荷取
扱能力を不所望に増大させその際に感度が減少すること
を回避した電荷結合装置を提供することを目的とする。

盈−双 本発明において、電荷結合装置の電荷取扱能力に対する
ホトエレメント即ち光検知要素の寸法の依存性が著しく
減少されている。本発明では、電荷取扱能力を妥当なレ
ベルに維持したままで、電荷結合装置が最大感度を維持
すること（大型の光検知要素を設けることにより）を可
能としている６本発明では、電荷結合装置において、光
検知位置内に蓄積される電荷と該光検知位置から周辺回
路へ転送される電荷との間の非線形関係が与えられてい
る。１実施例において、光検知位置において蓄積された
電荷の全ては、所望のレベルに到達する迄、シフトレジ
スタ内に転送され、その時点で、該蓄積された電荷のほ
んの少しの部分が転送されるに過ぎない。本発明のその
他の実施例において、蓄積する電荷の第１の少しの量の
全てが転送され、−力蓄積する電荷の次の量のより少な
い部分が転送され、且つ次の蓄積の更により少ない部分
が転送され、以下同様に転送される。以下に説明する如
く、本発明の電荷結合装置の転送特性は所望により調節
可能である。

好適実施例において、本発明に基づいて製造された半導
体構成体は、基板を有しており、その基板内に、周囲の
光学的放射に応答して電荷の蓄積の為に蓄積領域が画定
されている。該蓄積領域は。

該基板内に第１深さの空乏領域を形成する為に該基板に
近接して配設されているホトゲートによって画定される
。該ホトゲートから離隔して格納ゲートが設けられてお
り、該格納ゲートも基板に近接して配設されており、該
基板内に第２深さの空乏領域を形成する。ホトゲート及
び格納ゲートは。

少なくとも１個の中間サンプリングゲートによって分離
されており、該サンプリングゲートは該第１及び第２深
さの間の深さの空乏領域を基板内に形成する。

少ない量の電荷の場合、その全てが格納ゲート下側の領
域内に流れ込む（最も深い電位の井戸）。

電荷量が増加すると、それは段々とサンプリングゲート
下側及びホトゲート下側に蓄積する。光学的積分期間が
完了すると、サンプリングゲートはパルス動作されて、
格納ゲート下側の電荷をホトゲート下側の電荷から分離
させる。格納ゲート下側の電荷は、最初に蓄積した電荷
の少ない量の全て及び爾後に蓄積した電荷の一部を表し
ているので、格納ゲート下側の電荷量は、全蓄積電荷を
正確に表すが、全蓄積電荷自身が電荷結合装置上の他の
回路によって取り扱われることを必要とすることはない
。

従って、本発明は、低信号レベルにおいて入力信号の全
てを収集するが、−層高い信号レベルにおいて入力信号
の一部のみを収集する電荷収集回路を与えている。従っ
て、ＣＣＤは、大きな信号レベルに対しての電荷取扱能
力条件を減少させる一方、最大感度を維持する。成る最
大電荷取扱制限を持った電荷結合装置に関連して使用さ
れる場合、本発明の回路は、装置全体のダイナミックレ
ンジを増加させる。

叉凰舅 以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。

第１図は、本発明に基づいて製造された半導体構成体の
概略断面図である。第１図に示した構成は半導体ウェハ
１０を有している。ウェハ１ｏの上表面上であるが絶縁
層（不図示）によって離隔されて一連の典型的には金属
又はポリシリコンからなる電極が配設されている。光遮
蔽体１８と共にホトゲート電極１５は、電荷キャリアが
入力光に応答して蓄積される領域をシリコン本体内に画
定する。矢印ｈνによって第１図中に表されている入力
光は、電子−正孔対を発生させ、且つ電子がバイアスさ
れた電極下側の空乏領域内に蓄積する。従って、各ホト
ゲートは画素を形成している。

電子が露出されている光検知要素上に入射する光の積分
に比例する量だけ空乏領域内に蓄積するので、該電子は
入射光の強度と積分期間との積を表している。光遮蔽体
１８は、周囲の光が本構成体の他の部分に入射すること
を防止する。何故ならば、そのような光が入射すると、
それらの場所で電荷が蓄積し、その際に光検知器にエラ
ーを発生させるからである。

ホトゲート１５に隣接して、ホトゲートからの過剰な電
荷を受け取る為のアンチブルーミング構成体が形成され
ている。十分に強い入射光、又は長期間の積分期間は、
ホトゲート下側に格納可能な電荷よりも多くの電荷を蓄
積することとなり、且つ過剰な電荷は、このアンチブル
ーミング構成体がなかった場合、本構成体の周囲区域内
へオーバーフローしてエラーを発生させる。このアンチ
ブルーミング構成体は、任意の公知のタイプのものとす
ることが可能であるが、第１図に示した如く、本構成体
は、過剰電荷をセンサーから外部電源へ転送する為の電
荷ジンクダイオード領域２２と共に、基板内にアンチブ
ルーミング障壁電位を確立する為のゲート２０を有して
いる。アンチブルーミングジンク２２は、Ｐ型ウェハ１
０内にＮ＋拡散領域又はイオン注入領域から構成されて
いる。適宜のジンク電位Ｖ　５ｉｎｋが拡散領域２２へ
印加されて、その下側に十分に深いチャンネル電位を形
成する。該ホトエレメント（光検知要素）を飽和させる
のに必要な電荷量は、ホトゲート１５へ印加される電位
Ｖ　ｐ　ａ□によって確立されるチャンネル領域の深さ
に関して、電極２ｏによって確立されるアンチブルーミ
ング障壁の高さによって画定される。飽和電荷を増加さ
せる場合、これら２つの電位の間の差ｖ８も増加されね
ばならない。

第１図の電極構成体下側に形成される電位の井戸は、チ
ャンネルストップ拡散領域によって図面に対して垂直方
向に境界が画されており、図面中において電荷が左又は
右以外に流れることを防止している。

ホトゲート１５のアンチブルーミング構成体と反対側に
は、ホトサイトサンプリングゲート２４、格納ゲート２
７、転送ゲート３０、及びシフトレジスタ（１つの電極
３２のみ示しである）が設けられている。該シフトレジ
スタは１図面の面に垂直方向に延在している。クロック
動作信号φＳが電極２４へ印加され、一方クロック信号
φＰ、□が電極２７へ印加され、且っクロック信号φＸ
が電極３０へ印加される。これらの信号は第８図に示し
である。

典型的な電荷結合装置において、数百乃至は数千のホト
サイト（光検知個所乃至は光検知要素）が直線的に又は
マトリクス状に配列して設けられる。成る積分期間の後
、入射光によって発生される蓄積された電荷パケットが
、サンプリングゲート２４、格納ゲート２７、転送ゲー
ト３０へ適宜の電位を印加することにより、シフトレジ
スタ３２へ並列的に転送される。（この動作は後に説明
する。）電荷がシフトレジスタへ転送されると、これら
のレジスタは、それを、例えば出力増幅器等の適宜の出
力検知回路へ転送する。

第１図に示した構成体の動作は、第８図の信号タイミン
グ線図に関連して第２図及び第３図に関してより一層容
易に理解することが可能である。

第２図は１時刻ｔ０における空乏領域又は空間電荷層の
分布をＩＩＦＥｓ示している（第８図参照）。注意すべ
きことであるが、第２図乃至第７図及び第１０図におい
て、より多くの正電位が下方向にプロットされている。

電極へ印加される電圧が増加されると、電極下側の電位
が増加し、且つ電位線図は図面中において下降される。

第２図において、時刻ｔ０において、転送ゲート３０制
御信号φＸがターンオフされて該ホトサイトをシフトレ
ジスタから分離させる。アンチブルーミングゲート２゜
に対する制御信号φ。は部分的にオン状態に保持されて
、ホトサイトとアンチブルーミングジンクダイオード２
２との間にチャンネル電位障壁ｖ８を形成する０時間が
経過するに従い、基板１ｏに入射する光は、該ホトサイ
ト内に電荷を発生させる。ホトサイトサンプリングゲー
ト２４への制御信号φＳはホトゲート電位Ｖ　Ｐ　Ｇ□
よりも一層正であるが格納ゲート２７への制御信号φＰ
Ｇ２よりも低い正であるので、該ホトサイト内に発生さ
れた電荷はホトゲート１５及びサンプリングゲート２４
を横断して格納ゲート２７下側の電位の井戸内にカスケ
ード動作する。

説明の便宜上、Ｑ　ｐｉｘｅｌを１積分期間中にホトサ
イト内に発生された電荷量とし、且っＱ　５ａｔｕｒａ
ｔｉｏｎをシフトレジスタがホトサイトから受けること
が可能であり且つ効率的に動作する最大電荷量であると
仮定する。該積分時間は、アンチブルーミング障壁電位
■６が確立（その際にホトゲートからの電荷が流れだし
且つアンチブルーミング構成体内に流れ込むことを防止
）される時刻と、ホトゲート１５を格納ゲート２７から
分離させる為にサンプリングゲートをターンオフさせる
時刻との間の経過時間である。シフトレジスタ内へ転送
されるホトゲート１５下側に蓄積される電荷Ｑｐｊｘｅ
ｌの百分率は、飽和電荷Ｑ　５ａｔｕｒａｔｉｏｎに対
する画素電荷ＱＰｉｘｅｌの比率に依存する。本明細書
においては、小画素電荷、大画素電荷、及びオーバーフ
ロー画素電荷と呼称する３つの可能な場合がある。

第１の場合、即ち小画素電荷は、第３図に関連して後に
説明するが１画素電荷は十分に小さく（Ｑ　５ａｔｕｒ
ａｔｉｏｎの約２０％）、従って、ホトサイトサンプリ
ングゲート２４がターンオフされる時に積分期間の終わ
りにおいて、その全てが格納ゲート下側にトラップされ
る。この小さな量の電荷は第２図中に「２」として示し
である。

第３図は、時刻ｔ３における空乏分布を示している。こ
の時刻迄に、サンプリングゲート電位は低下されて、電
荷パケット２をホトゲート１５下側で更に蓄積する電荷
から分離させる。転送ゲート３０への制御信号φＸ及び
格納ゲート２７へのφＰＧ２は、蓄積電荷２を格納ゲー
ト下側からシフトレジスタ内へ、第３図に示した如くに
、流させる。ホトゲートを次の積分期間の為に準備する
為に、アンチブルーミング障壁電位φＡ８が低下されて
ホトゲート１５下側に蓄積する電荷をジンクダイオード
内に排出させる。

第２の場合、即ち大画素電荷の場合には、画素電荷は、
格納ゲート２７の下側に蓄積可能な電荷の量よりも大き
いがアンチブルーミング障壁電位Ｖａをオーバーフロー
させるのに必要な電荷量よりも少ない、第４図に示した
如く、この場合において、格納ゲート２７下側の井戸は
、画素電荷の一部によって迅速に溢れさせられる。好適
実施例において、ホトゲートの電荷格納容量は、格納ゲ
ート１２の電荷格納容量の１０倍以上であるから、画素
電荷の殆どはホトゲート１５下側に蓄積される。いくら
かの電荷がサンプリングゲート２４下側に蓄積するが、
サンプリングゲートは可及的に小さく形成されて、その
下側に蓄積する電荷の量を最小とさせる。該小画素電荷
を超える画素電荷の部分は、第４図において「１」で示
しである。

第５図は、サンプリングゲート２７をターンオフした後
の積分期間の終わりにおける時刻ｔ２における相対的な
井戸深さを示している。サンプリングゲートが夕〜ンオ
フされると、少量の画素電荷がサンプルされ且つ格納ゲ
ート区域２７内に格納される。この小さなサンプリング
ゲートは、ホトゲート１５下側の井戸か又は格納ゲート
２７下側の井戸のいずれかに流れ込む電荷の量を最小と
させる。

第６図に示した如く、サンプリングゲートをターンオフ
させた直後の時刻ｔ、において、転送ゲート３０及びア
ンチブルーミング障壁ゲート２゜はターンオンされる。

その結果、格納ゲート２７下側に蓄積した小信号画素電
荷の全て、及び電極１５下側に蓄積する大画素電荷の一
部が、シフトレジスタ内に転送される。ホトゲート１５
下側の電荷の残部はアンチブルーミングジンクダイオー
ド内に排出される０次いで、第７図に示した如く。

積分期間の開始の為に電位が再度確立され、且つサイク
ルが繰返し行われる。

第３の動作の場合、即ちオーバーフロー画素電荷が積分
期間中にホトゲート１５下側に蓄積されて、アンチブル
ーミングチャンネル電位障壁ｖ８をアンチブルーミング
ジンクダイオード内にオーバーフローさせる。次いで、
第２の場合について説明した如く、サンプリング及び電
荷転送が行われる。

第８図は、第１図に示した電極へ印加される信号を示し
たタイミング線図である。該タイミング線図は、信号φ
Ｓ、φＸ、φ＾Ｂ＋　φＰＧ２１　φ１を示しており、
これら全てについて既に説明した。信号φ２は、信号電
荷を出力増幅器又はその他の装置へ転送する為のシフト
レジスタ要素の他の位相を与える為に使用される信号で
ある。信号Ｖｏｕｔは、シフトレジスタに沿って配設さ
れる６４個の画素（その内の１つの画素のみ図面中に示
しである）の組に対し出力増幅器からの出力信号を表し
ている。

積分期間ｔ　ｉｎｔ、及びホトサイトが電荷を蓄積しな
い場合に画積分期間の後に発生する短い期間ｔ、ｎｉが
示されている。この期間中に発生される電荷は、センス
されなかった即ち検知されなかった大画素電荷と共にア
ンチブルーミングジンクダイオード内に流れ込む。この
非積分期間は、ホトサイトサンプリングゲートがターン
オフされる時に開始し、且つアンチブルーミング障壁が
ターンオフされる時に終了する。非積分期間は、基本的
に、アンチブルーミング障壁に対する所要のクロック高
時間によって決定される。

アンチブルーミング障壁は、ホトゲート領域から不使用
の大信号画素電荷を排出させるのに十分に長い間オンで
なければならない。該ホトゲート領域は、シフトレジス
タゲートよりも一層大きくなければならない、何故なら
ば、それは、シフ１−レジスタよりも一層多くの電荷、
典型的には１０倍多くの電荷を格納せねばならないから
である。

この非積分時間を減少させる技術は第１１図に関連して
説明する。

第９図は、ホトサイト内において発生した電荷に対して
のシフトレジスタによって転送される電荷の関係を示し
たグラフである。転送して出される電荷は、シフトレジ
スタが能率的に転送することの可能な最大電荷である飽
和電荷に対する比率として示しである。ホトサイト内に
発生される電荷も、飽和電荷に対する比率として示しで
ある。

第９図に示した如く、格納ゲート及びホトゲートの夫々
の寸法に対して、ホトサイト内で発生される飽和電荷の
最初の２０％は、シフトレジスタによって転送出力され
且つ完全に検知される。このことは、上の第１の場合に
対応する。ホトサイト内で発生された電荷は飽和電荷の
２０％と飽和電荷の８．２倍の間である場合、転送出力
される電荷は、０．１の勾配を持ったグラフの部分によ
ってホトサイト内で発生される電荷に関係する。

従って、転送出力される電荷は、ホトサイト内で発生す
る電荷が飽和レベルの８．２倍になる迄。

シフトレジスタの飽和レベルに到達することはない。こ
のことは、上の第２の場合に対応する。

最後に、第９図に示した如く、ホトサイト内に発生され
る電荷が飽和レベル電荷の８．２倍を超えると、転送出
力される電荷は、ホトサイト内で発生される電荷の全て
の一層高い値に対して飽和レベルと等しい。この状況は
、上の第３の場合に対応する。

第１図乃至第９図に関連して説明した技術は。

例えば、第１０図に図示した多数の電極に拡張すること
が可能である。そこに示した概略的な電荷結合装置構成
体は、第１０図の下部に示した如く、空乏領域分布にお
いて別のステップ３７を形成すべく付加的なゲート３５
が設けられていることを除いては、第１図におけるもの
と同一である。従って、電荷量Ａよりも小さな画素電荷
レベルの場合、全ての電荷が格納ゲート２７下側の井戸
内に蓄積する。次いで、転送ゲートがパルス動作される
と、その全ての電荷はシフトレジスタへ転送して、１０
０％収集効率を与える。画素電荷がＡよりも大きい場合
、電荷は格納ゲート下側の井戸をオーバーフローさせ、
且つ該電荷のいくらがはゲート３５下側に格納される。

サンプリングゲートがクロック動作されると、電荷量Ａ
及びＢ工によって表される電荷のみがシフトレジスタ内
に収集され、一方Ｂ２によって表される電荷量は収集即
ち回収されない。

例えば、ゲート１５下側の井戸内にオーバーフローする
量の電荷が更にホトゲート下側に蓄積すると、上に説明
したのと同一の態様で、電荷量Ａ＋８１＋Ｃ工がシフト
レジスタ内に収集される。従って、例えば電極３５等の
エキストラな電極を付加させることによって、電荷結合
装置のダイナミックレンジを更に拡張させることが可能
である。

第１０図の構成の場合、転送出力される電荷とホトゲー
ト内に発生される電荷との間の関係は、２つの直線部分
、即ち勾配が１である高利得部分と勾配が０．１である
低利得部分、を有する代わりに、該曲線は３つの直線部
分を有しており且つ転送出力される電荷が飽和電荷に到
達する時点が更に右側へ押されていることを除いて、第
９図に示したものと同様である。例えば、飽和電荷の６
０％と１００％との間である画素電荷の１％がサンプル
されると、転送曲線は０．０１の勾配を持った第３の直
線領域を有しており、且つ本装置のダイナミックレンジ
は飽和電荷の８．２倍から４４倍増加される。従って、
本装置のダイナミックレンジを任意の特定のレベルへ拡
張させる為に所望数の電極を付加させることが可能であ
ることが明らかである。

第１０図に関連して説明した例において、付加的なゲー
ト３５は格納ゲートの面積の約１００倍である。然し乍
ら、ゲートの面積が増加すると、サンプルされなかった
電荷Ｂ、、Ｃ２等を除去してジンクダイオードへ戻す為
に必要とされる時間が増加する。この困難性を解消する
為に、第１１図に示した如き構成を開発した。第１１図
は、２つの隣接する画素Ｎ及びＮ＋１の各々に対して設
けたホトゲート電極１５を示している。これらの画素の
左側端部に沿ってのみ配設されているアンチブルーミン
グ構成体を設ける代わりに、アンチブルーミング電極２
０及びジンクダイオード２２は、該ホトエレメント即ち
光検知要素の端部に位置されるのみならず、ホトゲート
の３つの側部を取り巻いている。その結果、電荷は、ジ
ンクダイオードに到達する為に短い距離を移動すること
が必要であるに過ぎない。重要なことであるが、アンチ
ブルーミング構成体は、光遮蔽体１８の下側に位置させ
ることが可能である。それは、アレイの光検知領域に影
響を与えることはなく、該アレイの光学的特性に何等影
響を与えることはない。

以上、本発明の好適な実施例について説明したが、この
好適実施例は例示的なものであって特定の詳細な技術的
事項をも包含するものであり、本発明はこの様な特定の
実施例にのみ限定されるべきものではない。例えば、ゲ
ート及び格納領域の数は、所望の転送特性を得る為に変
化させることが可能であることを理解すべきである。更
に、種々の電極の下側の所望の電位は、異なった技術、
例えば異なった厚さの絶縁層、異なった基板不純物ドー
ピングを使用して達成することも可能であり、又はその
他の適宜の技術を使用することも可能である。更に、異
なる電荷転送井戸深さを確立する為に別個の電極を使用
する例を示したが、ホトゲート及びそれとサンプリング
ゲートとの間の中間ゲート用に単一の電極を使用するこ
とも可能であり、その場合、この様な単一のゲートは、
高固有抵抗を持っており且つ異なった電圧がその反対端
部に印加して滑らかな電位降下を形成し、その際に滑ら
かな空乏領域分布を形成する。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は電荷結合装置の電極を示した本発明の好適実施
例の半導体構成体の概略断面図、第２図は時刻ｔ０にお
いて第１図の電極によって形成される空乏領域の深さを
示した概略断面図、第３図は飽和電荷の２０％未満であ
るホトサイト内に発生される電荷量に対し時刻ｔ３にお
ける空乏領域の深さを示した説明図、第４図は飽和電荷
の過剰な画素電荷に対し時刻ｔ工において空乏領域の深
さを示した説明図、第５図は時刻ｔ、において空乏領域
の深さを示す概略図、第６図は飽和電荷の過剰な画素電
荷に対し時刻ｔ３における空乏領域の深さを示す概略図
、第７図は時刻ｔ、において空乏領域の深さを示す概略
図、第８図は時刻ｔ。 及びｔ４に対し第１図の電極へ印加される信号の関係を
示したタイミング線図、第９図はホトサイト内において
発生される電荷に対してのホトサイトから転送出力され
る電荷の関係を示した説明図、第１０図は結果的に得ら
れる空乏領域分布と共に本発明の別の実施例を示した概
略図、第１１図は第１図又は第１０図のゲート及びアン
チブルーミング領域の別の配列構成を示した概略図、で
ある。 （符号の説明） １０：ウェハ １５：ホトゲート電極 １８：光遮蔽体 ２４：サンプリングゲート ２７：格納ゲート ３０：転送ゲート ３２：シフトレジスタ 図面の、争ニー（ごとケに変更なし） ＦＩＧ、Ｊ。 マムＬ出力（丙

Claims (1)

1. 【特許請求の範囲】 １、半導体構成体において、半導体基板、電磁放射に応
   答して電荷を蓄積する為に第１深さの基板内に第１電荷
   量を収容することの可能な第１空乏領域を形成する為に
   前記基板に近接して配置されているホトゲート手段、前
   記基板内に前記第１深さよりも深い第２深さの前記第１
   電荷量よりも小さな第２電荷量を収容することの可能な
   第２空乏領域を形成する為に前記基板に近接して配置さ
   れており前記ホトゲート手段から離隔されている格納ゲ
   ート手段、前記第２電荷量の電荷を前記第１電荷量の電
   荷なしで前記第２空乏領域から転送することを許容する
   為に前記第２空乏領域を前記第１空乏領域から制御可能
   に分離する為に前記ホトゲート手段と前記格納手段との
   間に配設されているサンプリングゲート手段、を有する
   ことを特徴とする半導体構成体。 ２、特許請求の範囲第１項において、更に、前記第２空
   乏領域からの電荷の転送を制御する為に前記格納ゲート
   手段に隣接して配設されている転送ゲート手段、前記格
   納ゲート手段からの前記第２電荷量の電荷を受け取る為
   に前記転送ゲート手段によって前記格納ゲート手段から
   離隔されているシフトレジスタ手段、を有することを特
   徴とする半導体構成体。 ３、特許請求の範囲第１項において、更に、前記ホトゲ
   ート手段と前記サンプリングゲート手段との間に逐次的
   に配列されている少なくとも１個の付加的なゲート手段
   を有することを特徴とする半導体構成体。 ４、特許請求の範囲第３項において、前記少なくとも１
   個の付加的なゲート手段が、前記第１深さと前記第２深
   さとの間の基板深さで第３空乏領域を形成する為のゲー
   トを有することを特徴とする半導体構成体。 ５、特許請求の範囲第３項において、前記少なくとも１
   個の付加的なゲート手段が、前記サンプリングゲート手
   段に隣接する一層深い空乏領域へ前記ホトゲート手段に
   隣接する狭い空乏領域から延在する漸進的に深くなる空
   乏領域を形成すべく配設されている複数個の付加的なゲ
   ート手段を有することを特徴とする半導体構成体。 ６、特許請求の範囲第１項において、前記ホトゲート手
   段、格納ゲート手段、及びサンプリングゲート手段の各
   々が、前記基板の上方に配設されているがそこから絶縁
   物質によって分離されている別の電極を有することを特
   徴とする半導体構成体。 ７、特許請求の範囲第１項において、更に、過剰な電荷
   を受け取る為に前記ホトゲート手段に隣接して配設した
   アンチブルーミング手段を有することを特徴とする半導
   体構成体。 ８、特許請求の範囲第７項において、前記アンチブルー
   ミング手段が、前記第１深さよりも浅い第４深さで前記
   基板内に空乏領域を確立する為に前記基板に近接して配
   設したアンチブルーミング電極手段、前記アンチブルー
   ミング電極手段の制御下で前記第１空乏領域からの電荷
   を受け取る為に前記アンチブルーミング手段によって前
   記ホトゲート手段から分離されている電荷ジンク手段を
   有することを特徴とする半導体構成体。 ９、特許請求の範囲第８項において、前記ホトゲート手
   段が前記基板上方に配設されているホトゲート電極を有
   しており、前記アンチブルーミング電極手段が前記基板
   上方に配設されており且つ前記ホトゲート電極を部分的
   に囲繞する電極を有していることを特徴とする半導体構
   成体。 １０、特許請求の範囲第９項において、前記電荷ジンク
   手段が、前記アンチブルーミング電極を部分的に囲繞し
   前記基板と反対の導電型のドープ領域を前記基板内に有
   することを特徴とする半導体構成体。 １１、特許請求の範囲第１項において、更に、下側に存
   在する空乏領域の電位を上下させる為に前記サンプリン
   グゲート手段へ可変電気信号を供給する手段を有するこ
   とを特徴とする半導体構成体。 １２、電荷結合装置において、半導体基板、前記基板内
   に第１電荷量の電荷を収容することが可能な第１電位深
   さの第１空乏領域を確立する為に前記基板に近接して配
   置されるホトゲート電極、前記基板内に前記第１電荷量
   よりも少ない第２電荷量の電荷を収容することが可能な
   第２電位深さの第２空乏領域を確立する為に前記基板に
   近接して配設され且つ前記ホトゲート電極から離隔され
   ている格納電極、前記格納電極を前記ホトゲート電極か
   ら分離させており且つ前記基板に近接して配置されてお
   り前記第１空乏領域を前記第２空乏領域から制御可能に
   分離させる為の中間サンプリング電極、を有することを
   特徴とする電荷結合装置。 １３、特許請求の範囲第１２項において、前記ホトゲー
   ト電極は、基準電位が供給される電極を有することを特
   徴とする電荷結合装置。 １４、電荷結合装置のダイナミックレンジを増加させる
   方法において、光に応答して第１電荷量の電荷を蓄積さ
   せることの可能な第１空乏領域を半導体基板内に確立し
   、前記第１電荷量よりも小さな第２電荷量の電荷を収容
   することの可能であり前記第１空乏領域から離隔して第
   ２空乏領域を確立し、前記第１及び第２空乏領域間に可
   変電位深さの空乏領域を確立し、前記第１空乏領域から
   前記第２空乏領域への電荷の流れを許容する為に前記可
   変深さ空乏領域の電位を上昇させ、前記第１空乏領域内
   に残存する電荷が前記第２空乏領域へ流れることを防止
   する為に前記可変深さ空乏領域の電位を低下させ、前記
   第２空乏領域からの電荷をその領域から転送させる、上
   記各ステップを有することを特徴とする方法。 １５、特許請求の範囲第１４項において、前記第１空乏
   領域を確立するステップが、固定電位をホトゲート電極
   へ印加させることを有することを特徴とする方法。 １６、特許請求の範囲第１５項において、前記第２空乏
   領域を確立するステップが、第１電気信号を格納ゲート
   電極へ印加させることを有することを特徴とする方法。 １７、特許請求の範囲第１６項において、前記可変深さ
   空乏領域を確立するステップが、前記ホトゲート電極と
   前記格納ゲート電極との間に配設されているサンプリン
   グゲート電極へ第２電気信号を印加させることを有する
   ことを特徴とする方法。