JPH0269082A

JPH0269082A - 固体撮像素子

Info

Publication number: JPH0269082A
Application number: JP63220447A
Authority: JP
Inventors: Takashi Murayama; 任村山; Makoto Shizukuishi; 誠雫石
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1988-09-05
Filing date: 1988-09-05
Publication date: 1990-03-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は固体撮像素子に関し、更に詳述すれば、例えば
多画素化した際の動作周波数の上昇を抑え、シフトレジ
スタの負担が軽減されたＭＯＳ型固体撮像素子に関する
。

（従来技術）従来より、ＭＯＳ型固体撮像素子はフォトダイオードに
蓄積した光電変換信号を二次元に配列したＭＯＳトラン
ジスタ（以下ＭＯ３Ｔｒと略す）を介して時系列に読み
出すＸ−Ｙアドレス方式の素子として周知である。この
素子は、他方式の素子に比べ、ＭＯＳ　　Ｔｒのオン、
オフで出力が得られるので低電圧で駆動でき、又、負荷
が小さく駆動が容易である等の動作面上での特長がある
。

本発明者らは、先に特願昭６１−８４０３８号公報にお
いて、カラー原画の三色濃度を高精度に測定するため、
各画素の電荷蓄積時間を色毎に設定できるＭＯＳ型の測
光用センサーを提案した。このセンサーは各列のフォト
ダイオードに付属する垂直信号線を複数本設け、かつ各
垂直信号線をそれぞれ異なる駆動タイミングで駆動する
複数の垂直走査回路が接続された構成からなっている。

（発明が解決しようとする課題）ところで、前記垂直信号線の代わりに出力信号線を複数
本設けた構成も考慮できる。しかし、出力信号線の場合
、多画素化或いは水平読出し速度の高速化により動作周
波数が上昇し、シフトレジスタの負担を大きくした。ま
た、プリアンプのゲイン低下或いはＳ　／　Ｎの劣化を
招いた。

また、本発明者らは、１チツプ内に積分、増幅等の出力
信号処理回路を設けることにより、性能向上が図れる素
子を考察した。しかし、従来の読み出しレートの素子で
考慮すると動作周波数が高いため、色分離等において出
力信号処理回路を複雑にした。

本発明の目的は、上記事情に鑑み行われたもので、画素
数の増加等においても動作周波数の上昇を抑え、シフト
レジスタの負担軽減が図れると共に、出力信号処理回路
との１チツプ化も可能にした固体撮像素子を提供するこ
とにある。

（課題を解決するための手段および作用）すなわち、上
記本発明の目的は、マトリクス状に配置された複数の光
電変換素子、これら光電変換素子に付属した垂直スイッ
チ、１列の垂直スイッチに付属した水平スイッチ、垂直
スイッチを制御する垂直シフトレジスタ、および水平ス
イッチを制御する水平シフトレジスタから成るＭＯ３型
面体操像素子において、水平シフトレジスタが、位相の
異なるクロック信号によってシフトされる複数のシフト
レジスタから成り、且つ前記複数のシフトレジスタはそ
れぞれ複数本の出力信号線を有して垂直スイッチと接続
する垂直信号線の各列を択一的に選択しており、選択さ
れた各垂直信号線は前記複数本の出力信号線に順次振り
分けられて接続していることを特徴とする固体撮像素子
により達成される。

上記構成によれば、水平シフトレジスタが複数個設けら
れ、且つ各水平シフトレジスタは複数本の出力信号線を
有しているので、各水平シフトレジスタから信号電荷を
交互に読み出すことにより、例えば多画素化においても
各水平シフトレジスタの駆動周波数を遅くして同一のデ
ータ・レートで信号を読み出すことができる。

尚、データの読み出しレートに対して、例えば２個のシ
フトレジスタ、各シフトレジスタに２本の出力信号線を
設けた場合、シフトレジスタは１／４の動作周波数で駆
動可能である。

（実施例）以下、図面を参照して本発明の実施例について詳細に説
明する。

尚、本実施例では、２個の水平シフトレジスタと４本の
出力信号線を有した場合について説明する。

第１図は、本発明による固体撮像素子の構成を概略的に
示しており、受光部１、垂直シフトレジスタ２、水平シ
フトレジスタ３及び４がそれぞれ１つのブロックで示さ
れている。前記水平シフトレジスタ３及び４は受光部１
を挟んで対向する位置に配置され、それぞれ２本の出力
信号線５，６及び７，８を設けている。

前記水平シフトレジスタ３及び４は、クロック信号Ｈ，
，，Ｈ，□及びＨ２＋１　Ｈ２□によりそれぞれ駆動さ
れ、スタートパルスＨｉｎｌ、Ｈｉｎ２によりそれぞれ
駆動が開始される。

第２図は、第１図に示した本発明の固体撮像素子の回路
を等価的に示している。

図において、光電変換素子を形成するフォトダイオード
１１〜１５．２１〜２５．３１〜３５がマトリクス状に
配置されており、これらのフォトダイオードに蓄積され
た信号電荷を読み出すために、ＭＯＳ　　ＦＥＴで形成
された垂直スイッチ５１〜５５゜６１〜６５．７１〜７
５が各フォトダイオードにそれぞれ直列に接続されてい
る。

第１行目の垂直スイッチ５１〜５５を「オン」させるた
めに、それらのゲートは垂直シフトレジスタ２の第１段
目の出力端子Ｄ１に結線された垂直選択線１０１と接続
されている。

また、第２行目の垂直スイッチ６１〜６５を「オン」さ
せるために、それらのゲートは垂直シフトレジスタ２の
第２段目の出力端子Ｄ２に結線された垂直選択線１０２
に接続されている。第３行目以降もこれと同様であるた
め、符号のみを付してその説明は省略する。

一方、フォダイオードの各列に対して垂直信号線１１１
．１１２，１１３，１１４．１１５がそれぞれ配線され
ている。すなわち、第１列目のフォトダイオード５１，
６１．７１に付属して垂直信号線１１１が配線されてお
り、該垂直信号線１１１にはそれぞれのフォトダイオー
ドに対応した垂直スイッチ５１．６１．７１のドレイン
が接続されている。

また、第２列目のフォトダイオード５２．６２゜７２に
付属して垂直信号線１１２が配線されており、該垂直信
号線１１２にはそれぞれのフォトダイオードに対応した
垂直スイッチ５２．６２．７２のドレインが接続されて
いる。

同様に、第３列目のフォトダイオード５３．６３゜７３
に付属して垂直信号線１１３が配線されており、該垂直
信号線１１３にはそれぞれのフォトダイオードに対応し
た垂直スイッチ５３，６３．７３のドレインが接続され
ている。第４列目以降もこれと同様であり、説明は省略
する。

垂直信号線１１１〜１１５に転送された信号電荷は、水
平スイッチ１２１〜１２３，１３１．１３２を介して各
出力信号線５．６及び７，８にそれぞれ読み出される。

この際、垂直信号線１１１〜１１５は各垂直シフトレジ
スタ３，４にそれぞれ付属の水平スイッチ１２１〜１２
３及び１３１，１３２により択一的に選択されており、
且つ、同一水平シフトレジスタ３又は４により選択され
た垂直信号線１１１〜１１５はそれぞれの出力信号線５
，６又は７゜８に順次振り分けられて接続している。す
なわち、第１列目の垂直信号線１１１には水平シフトレ
ジスタ３によって制御される水平スイッチ１２１が直列
に接続されており、該水平スイッチ１２１のドレインは
出力信号線５に接続されている。

尚、前記水平スイッチ１２のゲートは水平シフトレジス
タ３の第１段目の出力端子Ｆ１に接続されている。

また、第２列目の垂直信号線１１２には水平シフトレジ
スタ４の第１段目の出力端子Ｇ１に結線されて制御され
る水平スイッチ１３１が直列に接続されており、該水平
スイッチ１３１のドレインは出力信号線７に接続されて
いる。

同様に、第３列目の垂直信号線１１３には水平シフトレ
ジスタ３の第２段目の出力端子Ｆ２に結線されて制御さ
れる水平スイッチ１２２が直列に接続されており、該水
平スイッチ１２２のドレインは出力信号線６に接続され
ている。

更に、第４列目の垂直信号線１１４には水平シフトレジ
スタ４の第２段目の出力端子Ｇ２に結線されて制御され
る水平スイッチ１３２が直列に接続されており、該水平
スイッチ１３２のドレインは出力信号線８に接続されて
いる。

第５列目以降の垂直信号線は、第１〜４列目の垂直信号
線１１１〜１１４において示した接続の繰り返しによっ
て設けられている。

次に、第３図を参照して出力信号の読み出しタイミング
について説明する。

尚、第３図は、各信号出力線５，６，７．８からの電流
出力が外部信号処理回路で積分処理されたものとして示
す。また、各水平シフトレジスタ３，４は、第４図に示
したクロック信号Ｈ１０，Ｈｌ　２　、　Ｈ２１１Ｈ２
２によって２相駆動されており、各クロック信号Ｈ１１
及びＨＩ　２、Ｈ２１及びＨ２２は位相がそれぞれ１８
０°ズしている。従って、第３図に戻って、垂直シフト
レジスタ２によって選択された垂直選択線に付属のフォ
トダイオード例えば１１．　１２．　１３．　１４．１
５は、更に水平シフトレジスタ３により走査され、フォ
トダイオード１１の信号電荷が出力信号線５に出力され
る。次いで、第２列目のフォトダイオード１２が水平シ
フトレジスタ４により走査され信号電荷が信号出力線７
に出力される。この際、信号出力線７に出力される信号
電荷は出力信号線５に対して位相が９０°シフトされて
いる。更に、第３列目のフォトダイオード１３が水平シ
フトレジスタ３により走査され、信号電荷が信号出力線
６に出力される。この際も同様に、信号出力線６に出力
される信号電荷は出力信号線７に対して位相が９０°シ
フトされている。次いで、第４列目のフォトダイオード
１４が水平シフトレジスタ４により走査され、信号電荷
が信号出力線８に出力される。そして、信号出力線８に
出力される信号電荷は同様に出力信号線６に対して位相
が９０°　シフトされている。このようにして、第１行
目の垂直選択線１０１が順次走査されると、次いで第２
行目の垂直選択線１０２が同様にして順次走査される。

前記走査の繰り返しにより全受光部１が走査され、各出
力信号線５，６゜７．８を介してその信号電荷が出力さ
れると、これら信号電荷は外部信号処理回路で加算され
、従来素子と同様の信号電荷が形成される。

（発明の効果）以上のように構成することにより、各水平シフトレジス
タ３，４の駆動周波数をそれぞれ１／４にして、各水平
シフトレジスタ３，４の負担が軽減できる。また、信号
処理回路は増加するものの駆動周波数が１／４となるこ
とで回路設計上、簡単化できる。

しかも、それら信号処理回路を同一チップ内に形成する
ことができる。

【図面の簡単な説明】

第１図は本発明の１実施例による固体撮像素子の概略構
成図、第２図は第１図の回路図、第３図は各信号出力線
の出力の相関を説明するタイミング図、第４図は水平シ
フトレジスタのクロック信号を示したタイミング図であ
る。ｌ：受光部、　　　　　　２：垂直シフトレジスタ、３
．４：水平シフトレジスタ、５、　６．　７．　３：出力信号線、１１〜１５．２１〜２５．３１〜３５：フォトダイオー
ド、５１〜５５．６１〜６５．７１〜７５：垂直スイッチ、１０１〜１０３：垂直選択線、１１１〜１１５：垂直信号線、

Claims

【特許請求の範囲】

マトリクス状に配置された複数の光電変換素子、これら
光電変換素子に付属した垂直スイッチ、１列の垂直スイ
ッチに付属した水平スイッチ、垂直スイッチを制御する
垂直シフトレジスタ、および水平スイッチを制御する水
平シフトレジスタから成るＭＯＳ型固体撮像素子におい
て、水平シフトレジスタが、位相の異なるクロック信号
によってシフトされる複数のシフトレジスタから成り、
且つ前記複数のシフトレジスタはそれぞれ複数本の出力
信号線を有して垂直スイッチと接続する垂直信号線の各
列を択一的に選択しており、選択された各垂直信号線は
前記複数本の出力信号線に順次振り分けられて接続して
いることを特徴とする固体撮像素子。