JPH0267010A - アナログ・ディジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要） 入力されるアナログ信号をディジタル信号に変換するア
ナログ・ディジタル変換器に関し、入力アナログ信号に
追従して所定の基準電圧を発生させ、この基準電圧でサ
ンプリングし、演算処理により等時間間隔サンプリング
のディジタル値に変換することにより、簡単な装置構成
で高精度を実現することができることを目的とし、入力
されるアナログ信号と少なくとも二つの基準電圧とを比
較し、アナログ信号がその基準電圧の少なくとも一つに
達したときに所定の比較出力が取り出される比較手段と
、この比較出力に応じて基準電圧をそれぞれ所定の値だ
けシフトする基準電圧生成手段と、アナログ信号がその
基準電圧に達した時刻を認識し、各時刻とそれに対応す
る基準電圧値からなる時刻データを生成する時刻デ−タ
生成手段と、この時刻データを用いた所定の演算処理に
より所定のサンプリング周期に対応する指定時刻のアナ
ログ信号電圧値を算出し、そのディジタル信号を得る演
算手段とを備え構成する。

〔産業上の利用分野〕

本発明は、入力されるアナログ信号をディジタル信号に
変換するアナログ・ディジタル変換器（以下、ｒＡ／Ｄ
変換器」という。）に関する。

例えば、通信回線を介して伝送された信号をディジタル
信号に変換し、ディジタル信号処理を行なうモデムなど
の通信用ＩＣの分野では、入力されるアナログ信号をよ
り高い分解能で正確に、あるいは歪みの少ないディジタ
ル信号に変換するために、高精度なＡ／Ｄ変換器を安価
に入手したいという要求が高まっている。

〔従来の技術〕

従来の一般的なＡ／Ｄ変換器は、入力アナログ信号■、
を所定のサンプリング周期Δむてサンプリングし、その
電圧値を例えば逐次比較方式によりディジタル信号（符
号列）に変換する構成になっている。

このような従来構成において、高分解能（例えば１２ビ
ツト、１６ビツト）および高精度のＡ／Ｄ変換器を実現
するためには、例えば逐次比較方式においては、多くの
基準電圧を発生させるための同ビットのＤ／Ａ変換器が
必要となり、これを多くの抵抗器などで実現するには、
微細加工技術あるいは自己較正機能が不可欠になってい
た。

また、（２”−１）個の比較器を用いて一気に変換する
ｎビットの並列型Ａ／Ｄ変換器では、高速な変換処理を
可能にするが、変換精度に応じて比較器を多数節えなけ
ればならず、１０ビット以上の分解能を実現するにはハ
ードウェア規模が大きくなりすぎて現実的ではなかった
。

〔発明が解決しようとする課題〕

このように、従来のＡ／Ｄ変換器は、一定のサンプリン
グ周期で、その時点における入力アナログ信号をディジ
タル信号に変換する構成であるために、いずれの変換方
式においてもその分解能および変換精度に応じて、構成
が複雑になり高価になる欠点があった。

また、サンプリング周波数を高くすれば単位周波数光た
りの雑音電力が小さくなる原理を利用し、必要とする信
号周波数以上の帯域に分布する雑音成分をディジタルフ
ィルタで除去してＳＮ比を改善し、所望の周期および分
解能のディジタル信号を得る構成であるオーバサンプリ
ング方式〇Ａ／Ｄ変換器は、サンプリング周波数を高く
することにより分解能を上げることができるが、量子化
手段の分解能を粗くできる代わりに高速サンプリング手
段が必要になる問題点があった。

このような点を解決し、高精度なＡ／Ｄ変換器を容易に
かつ安価に実現するために、所定の基準電圧でサンプリ
ングし、演算処理により等時間間隔サンプリングのディ
ジタル値に変換するＡ／Ｄ変換器が提案された（特願昭
６３−２７９０１）。

すなわち、このＡ／Ｄ変換器は、入力アナログ信号Ｖ　
ｉｎが所定の各基準電圧■。〜■７　（各基準電圧の差
は一定）に達する時刻ＴＯ１Ｔ＋、・・・を計測し、各
時刻Ｔ、　、Ｔ、　、・・・に対応する基準電圧値から
、所定のサンプリング周期Δｔにおける各電圧値を演算
し、精度の高いディジタル信号に変換する方式である。

したがって、入力アナログ信号が所定の基準電圧に達し
たときに、その各時刻とそれに対応する基準電圧値から
なる時刻データを取り出すことができればよいので、例
えば並列型Ａ／Ｄ変換器に比べて、ごく少ない比較器お
よび基準電圧源で高分解能および高精度を達成すること
ができるようになっている。

ところが、入力アナログ信号の変動が小さい場合に演算
誤差を小さくして精度を高めるためには、比較器および
高精度の基準電圧源を所望の精度に対応して多数設置し
、可能な限り多くの時刻データを得る必要がある。

一方、入力アナログ信号がある基準電圧に達し、得られ
た時刻データに続いて次の時刻データを得るためには、
その基準電圧の上下に少なくとも二つの基準電圧があれ
ば十分である。すなわち、この二つの基準電圧が入力ア
ナログ信号に追従して可変できるようにすれば、先願の
Ａ／Ｄ変換器と同様の動作をさせることが可能である。

本発明は、このような原理に基づいて、あらかしめ多く
の基準電圧を用意することなく、入力アナログ信号に追
従して所定の基準電圧を発生させることにより、簡単な
装置構成で高精度を実現することができるＡ／Ｄ変換器
を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、比較手段１０１は、入力されるアナログ信
号と少なくとも二つの基準電圧とを比較し、アナログ信
号がその基準電圧の少なくとも一つに達したときに所定
の比較出力が取り出される構成である。

基準電圧生成手段１０３は、この比較出力に応じて、基
準電圧をそれぞれ所定の値だけシフトする。

時刻データ生成手段１０５は、この比較出力を入力し、
アナログ信号がその基準電圧に達した時刻を認識し、各
時刻とそれに対応する基準電圧値からなる時刻データを
生成する。

演算手段１０７は、この時刻データを用いた所定の演算
処理により、所定のサンプリング周期に対応する指定時
刻のアナログ信号電圧値を算出し、そのディジタル信号
を得る構成である。

〔作　用〕

本発明は、入力されるアナログ信号があらかじめ設定さ
れている基準電圧と比較され、その基準電圧に達したと
きにその時刻が計測（サンプリング）され、対応する時
刻データが生成されるが、基準電圧生成手段１０３では
、それに応じて次の比較に供される基準電圧が新たに設
定される。

すなわち、入力されるアナログ信号と比較される基準電
圧が、そのアナログ信号に応じて適応制御されるので、
多くの基準電圧源および比較手段をあらかじめ設けてお
く必要がない。

なお、入力されたアナログ信号は時刻データ（時刻およ
び基準電圧値）に変換され、さらにそれを用いた所定の
演算処理により、所定のサンプリング周期に対応したデ
ィジタル信号に変換される。

〔実施例〕

以・下、図面に基づいて本発明の実施例について詳細に
説明する。

第２図は、本発明の一実施例の構成を示すブロック図で
ある。

図において、比較器２０１，２０３は、一方の入力端に
入力アナログ信号Ｖｌ、、が印加され、それぞれ他方の
入力端に印加される所定の基準電圧と比較する。比較器
２０１では、入力アナログ信号Ｖ　ｉｎが所定の基準電
圧ｖ１を越えたときに所定の比較出力が取り出され、比
較器２０３では、入力アナログ信号Ｖｉａが所定の基準
電圧■５を下回ったときに所定の比較出力が取り出され
る構成である。

各比較出力は、それぞれオアゲート２０５を介して演算
回路２０７に入力されるとともに、レジスタ２１１のイ
ンクリメント端子（＋）およびデクリメント端子（−）
に入力される。

レジスタ２１１に初期設定されている値は、この比較出
力に応じて、インクリメントあるいはデクリメントされ
る。レジスタ２１１の出力は、それぞれ所定値（＋１お
よび−１）を加算する加算器２１３，２１５を介して、
Ｄ／Ａ変換器２１７゜２１９に入力されるとともに、演
算回路２０７に入力される。

Ｄ／Ａ変換器２１７，２１９の各出力は、比較器２０１
，２０３の各基準電圧Ｖ、、Ｖ、としてそれぞれ送出さ
れる。

なお、二つの基準電圧のシフト量はレジスタ２１１の出
力値の変化に対応し、その差（レンジ）は二つの加算器
２１３，２１５における加算値によって決められる。す
なわち、入力値が＋１するごとに、出力電圧（基準電圧
）が±Δ■するＤ／Ａ変換器２１７，２１９を用いれば
、レジスタ２１１のインクリメントあるいはデクリメン
トする値が±１であれば基準電圧は±ΔＶでシフトし、
また加算値がそれぞれ±１であればその差はΔ２■とな
る。したがって、二つの基準電圧のシフト量およびその
差は、Ｄ／Ａ変換器の変換精度を基準にして容易に設定
することが可能である。

また、演算回路２０７には、タイマ回路２２１からの時
刻信号Ｔが入力され、オアゲート２０５を介して入力さ
れる比較出力の入力時刻が認識される。さらに、サンプ
リングクロックＳＣが入力され、所定のサンプリング周
期が認識される。

この演算回路２０７では、二つの基準電圧の差を決める
各加算値（±１）がデータとしてあり、比較出力が取り
込まれるときのレジスタ出力値に応じて、各時刻におけ
る基準電圧値が時刻データとして蓄積され、複数の時刻
データから所定のサンプリング周期に応じた指定時刻の
入力アナログ信号■、。の電圧値が算出され、さらに対
応するディジタル信号に変換されて出力される。

第３図は、入力アナログ信号と各比較器の基準電圧との
関係を説明する図である。

いま、各基準電圧Ｖ、　、Ｖ、がｖ４とＶＺ　　（その
差はΔ２Ｖ）であるときに、入力アナログ信号Ｖ　ｉｎ
が、一方の基準電圧である■４を越えたとき■には、レ
ジスタ２１１はインクリメントされ、各比較器２０１，
２０３の基準電圧は、この入力アナログ信号ｙ　ｉｎに
追従してそれぞれ■、と■３に変化する。なお、このと
きの時刻がＴ、として認識され、時刻データ（ＴＩ　、
　　ＶＪ　）が得られる。

以下同様に、入力アナログ信号ｖ、わが基準電圧■６を
越えたとき■には、時刻データ（Ｔ３　、　　ｖｉ、）
が得られるとともに、次の基準電圧がｖ７とＶ。

になる。

ここで、入力アナログ信号Ｖ　ｉ　ｎが下がりはじめ、
基準電圧■、を下回ったとき■には、時刻データ（Ｔ、
、ｖ、）が得られ、次の基準電圧が■６と■４になる。

このようにして、入力アナログ信号ｙ　ｉｎに対する時
刻データが、■（Ｔ１．ＶＪ）、■（ＴＺ、ＶＳ）、■
（Ｔｉ、ＶＪ、■（Ｔ４．Ｖ、）、・・・とじて得られ
る。

なお、演算回路２０７では、所定のサンプリング周期に
応じた指定時刻ＴＸにおける入力アナログ信号の電圧値
■工を算出し、それに応じてディジタル信号に変換する
処理を行なうが、この■つを算出するには、例えば■（
ＴＩ、ＶＪ）、■（Ｔ２゜Ｖｓ）、■（Ｔ１．Ｖ６）、
あるいは■（Ｔ２．Ｖ、）、■（Ｔ：ｌ、Ｖ６）、■（
Ｔ、、ＶＳ）の各３点から、二次近似演算を行なうこと
により求めることが可能である。

この場合の精度は、基準電圧■４、■３、ｖ６および時
刻Ｔ１、Ｔ２、Ｔ：ｌ、あるいはＴ４の精度が十分であ
れば、二次近似演算を行なう演算回路の演算精度に応じ
て決められるが、公知の演算手段（例えばディジタル信
号プロセッサ、ＤＳＰ）により容易に高精度（１６ビツ
ト程度）を実現することが可能である。

なお、対応するサンプリング時刻の電圧値を求める場合
に、モデムなどに利用されるＡ／Ｄ変換器であれば、入
力されるアナログ信号の性質から二次近似演算が最も簡
単かつ精度が高いが、−船釣には各変換精度に対応して
最適な演算方法が選択される。

第４図は、他の実施例構成を示すブロック図である。

図において、タイマ内蔵のディジタル信号プロセッサ（
ＤＳＰ）２３０は、比較器２０１，２０３およびＤ／Ａ
変換器２１７，２１９を除く他の回路の処理を行なう構
成であり、公知の技術により容易に実現可能である。ま
た、ここに示すように、二つのＤ／Ａ変換器２１７，２
１９を２チヤネルＤ／Ａ変換器２４０で構成することに
より、さらに回路構成を簡単にすることができる。

〔発明の効果〕

上述したように、本発明によれば、入力アナログ信号と
基準電圧との比較が行なわれ、得られた時刻データから
演算処理により、一定時間間隔のサンプリングによるデ
ィジタル値を高精度で得ることができるが、基準電圧が
入力アナログ信号に追従して適応制御されるので、基準
電圧を発生させ、また入力アナログ信号との比較を行な
う各手段をあらかじめ多数備えておく必要がなく、最小
限の構成で高精度のＡ／Ｄ変換器を実現することができ
る。

また、基準電圧の適応制御処理や演算処理などを既設の
ディジタル信号プロセッサ（ＤＳＰ）などで行なうよう
にすれば、最低２つのＤ／Ａ変換器および比較器を追加
だけで、高精度のＡ／Ｄ変換器を実現することができ、
実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の構成を示すブロック図、 第３図は入力アナログ信号と各比較器の基準電圧との関
係を説明する図、 第４図は他の実施例構成を示すブロック図である。 １０１は比較手段、 １０３は基準電圧生成手段、 １０５は時刻データ生成手段、 １０７は演算手段、 ２０１．２０３は比較器、 ２０５はオアゲート、 ２０７は演算回路、 ２１１はレジスタ、 ２１３．２１５は加算器、 ２１７．２１９はＤ／Ａ変換器、 ２２１はタイマ回路、 ２３０はディジタル信号プロセッサ（ＤＳＰ）２４０は
２チヤネルＤ／Ａ変換器である。 図において、 入力アナログ信号　　ｖ、５ 本発明原理ブロック図 第１図 本発明実施例の構成 第２図 Ｖ、、Ｖ。 Ｔ。 入力アナログ信号と各比較器の基１！電圧との関係第　
３　図 本発明の他の実施例構成

Claims (1)

【特許請求の範囲】
1. （１）入力されるアナログ信号と少なくとも二つの基準
   電圧とを比較し、アナログ信号がその基準電圧の少なく
   とも一つに達したときに所定の比較出力が取り出される
   比較手段（１０１）と、 この比較出力に応じて、前記基準電圧をそれぞれ所定の
   値だけシフトする基準電圧生成手段（１０３）と、 前記比較出力を入力し、前記アナログ信号がその基準電
   圧に達した時刻を認識し、各時刻とそれに対応する基準
   電圧値からなる時刻データを生成する時刻データ生成手
   段（１０５）と、 この時刻データを用いた所定の演算処理により、所定の
   サンプリング周期に対応する指定時刻のアナログ信号電
   圧値を算出し、そのディジタル信号を得る演算手段（１
   ０７）と を備えたことを特徴とするアナログ・ディジタル変換器
   。