JPH0264994A - 内容でアドレス指定可能なメモリ・アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連出願の相互参照 この出願と同時に出願され、かつこの出願と同じ譲受人
に譲渡された同時係属米国特許出願節１９３．３０８号
は、ここに開示される多重化アドレス命令およびフラグ
情報を有する、内容でアドレス指定可能なメモリに向け
られた請求項を有する。

この出願と同時に出願され、かつこの出願と同じ譲受人
に譲渡された同時係属米国特許出願節１−９＋、３１５
号は、ここに開示される、内容でアドレス指定可能なメ
モリ・システムのアーキテクチャに向けられた請求項を
有する。

発明の背景 発明の分野 この出願は、メモリ内のデータ位置よりもむしろメモリ
・データの内容に基づいてメモリがサーチされる、内容
でアドレス指定可能なメモリ（ＣＡＭ）アレイを用いる
システムに関するものである。

先行技術の説明 従来のまたはノイマン型のコンピュータならびに、計算
変数をそれらの位置の索引によってアドレス指定すると
いう原理を用いるコンピュータは特に、多くの課題にお
いて不十分なものであるとしばしばみなされてきた。オ
ペランドがそれらの記号名またはデータ内容によって、
場合によっては一時に多数呼出され得る構造をもって、
従来のランダム・アクセス◆メモリに替えるため多くの
試みがなされてきた。ハイレベルのアルゴリズム言語お
よび問題向き言語はそのような特徴を大いに利用するで
あろう。この方向における開発が特に迅速ではなかった
理由は、少なくとも２つ存在する。それらのうちの１つ
は、ランダム・アクセス・メモリに比して、内容でアド
レス指定可能なメモリははるかに高価であることである
。もう１つの理由は、変数を記号でコード化するという
課題は既に効果的なソフトウェアによる解決を有してお
り、それは特別なメモリを必要としないということであ
る。しかしながらこれは、多くの課題において極めて望
ましいもう１つの特徴、すなわち、極めて多くの変数を
メモリから同時に検索するという特徴をもたらさない。

連想は本来、情報間の相互関係または相互参照の表記の
ためにのみ考慮されていたが、データをその部分的内容
によってサーチすることは、演算アルゴリズムの操作に
おいて効果的に利用され得るということが後程判明した
。そのような内容によるアドレス指定は高度に並列して
、すなわち極めて多数のデータ要素にわたって同時に、
通常比較的低レベルで、２進表現において生じる変換を
参照しながら、行なわれ得る。並列計算の課題はまた、
より高いレベルのアルゴリズム機能を並列に制御するた
めに内容によるアドレス指定能力が使用されるという、
もう１つの方向も有する。

以下の定義はこの発明の主題となる事項に関して用いら
れ得る。

内容でアドレス指定可能なメモリ：　データを多数のセ
ル内に記憶させる記憶装置。セルはそれらの内容に基づ
き、アクセスまたはロード可能である。

内容でアドレス指定可能なプロセッサ：　より複雑なデ
ータ変換が、内容に従って選択されたいくつかのセルの
内容について行なわれ得る、内容でアドレス指定可能な
メモリ、あるいはそのようなメモリを記憶または処理の
ために必須の構成要素として各々使用するコンピュータ
またはコンピュータΦシステム。

データに、それらの内容に基づいてアクセスすることは
、外部探索引数と、すべてのセル内に記憶された情報の
一部またはすべてとの何らかの比較を常に含む。これが
ソフトウェア、機械的走査または並列電子回路のいずれ
によって行なわれるかは原則として重要ではないが、し
かしながら、「真正の」内容でアドレス指定可能なメモ
リは、すべての比較を並列して行なう。強調すべきもう
１つの事実は、探索引数と記憶された項目との間の同等
のマツチによる比較が、使用される唯一のモードではな
いということである。記憶されたデータが数値を有する
場合、内容でアドレス指定可能なサーチの目的は、その
内容が探索引数に関して、たとえば所与の限界より大き
いかまたは小さい、あるいは２つの特定の限界の間にあ
るといった、一定の大きさの関係を満たすすべてのセル
の位置を突止めることであるかもしれない。内容でアド
レス指定可能なサーチは、時には外部探索引数を参照す
ることなく行なわれ、たとえば１組の記憶された数にお
いて最大または最小の位置を突止める場合がそうである
。

ハードウェアの、内容でアドレス指定可能なメモリは、
計算システムにおいて特殊な部分として使用されてきた
が、ある組織的解決においては、それによってＣＡＭが
、データの移動および並べ換えに必要とされる迅速なバ
ッファ、チエツクおよび簿記動作を効果的に行なうこと
が可能である。

このようにしてＣＡＭ装置は、オペランドを処理回路に
対してより直接的に利用可能にすることによって、通常
動作の速度に効果的に貢献することができる。

ＣＡＭアレイでのマスクされたサーチにおいては、探索
引数ワードのビットのサブセットのみがすべてのメモリ
ーワードの各々のビットと比較される。ＣＡＭにおける
マスキングは通常、成るビットを完全にマスクすること
、すなわち使用禁止にすることを意味する。特定された
（マスクされない）ビット位置において探索引数と一致
する、記憶されたワードが次に読出される。

発明の概要 先行技術を利用し、Ｎビット幅ワードおよびＭワード深
さの（たとえば、４８ビツト・ワードで、アレイ内に２
５６ワード存在する）構成を有するＣＡＭアレイ・パッ
ケージを提供し、かつ非多重化モードで動作するには、
必要なデータ信号、制御信号、フラグ信号および電源信
号を提供するためにパッケージ上に多数のピンが必要と
なるであろう。たとえば、先行技術を使用する典型的な
非多重化２５６Ｘ４８ＣＡＭアレイについては以下のピ
ン総数が必要となるであろう。

アドレス争イン　　　　　　　　　−８ビンコード化さ
れたアドレス・アウト　−８ピンＣＡＭデータ　Ｉｌｏ
　　　　　　　−４８ピンマツチ・データ・イン （マスクされず）　　　　　　　　−４８ビンマツチ拳
データーイン （マスク・ビット）　　　　　　　−４８ピン制御信号
　Ｅ、Ｇ、Ｗ　　　　　　　−３ピン状態フラグ（マツ
チ、フル、 複数マツチ）　　　　　　　　　　−３ピン電源、但し
８出力ごとにＶｃｃ およびＶｓｓを１対、回路 に１対、入力に１対と仮定　−１６ピン総計 １８２ピン この発明によると、３つのメモリ・サイクルを使用して
、４８データ・ビットを１６ビツト・バスに時間多重化
することによって、必要とされるパッケージ・ビンの数
の実質的な削減が実現され得る。これを達成するために
、この発明は３つの４８ビット内部レジスタを使用して
、ＣＡＭデータ、マスクされないマツチ・ワードおよび
マスク・ビットを保持する。これらの３つの４８ビツト
レジスタは３サイクルで１６ビツトＩ１０バスからロー
ドされる。データ書込サイクルおよびデータ読出サイク
ルに加えて、コマンド書込サイクルおよび状態読出サイ
クルがこの発明においては利用され、さらに１６ビツト
バスへの、およびそこからのアドレス情報、命令情報お
よびフラグ情報を多重化する。この後者は、特別制御信
号（Ｄ／Ｃ−データ／コマンド）を費してなされる。コ
マンド書込サイクルの間、書込コマンドはコマンド・ワ
ードのフォーマットを採用し、オペレーショナル（ＯＰ
’）　　・コードはワード・ビットの一部にコード化さ
れ、アドレス情報はビットの他の一部にコード化される
。状態読出動作の間、フラグ状態に関する情報は状態ワ
ード・ビットの一部にコード化され、アドレス情報は状
態ワード・ビットの他の部分にコード化される。多重化
技術を使用して、コマンド書込および状態読出情報を利
用し、１６ビツト・バス上へのその配置を可能にするこ
の能力は、この発明の重要な特徴である。

情報の多重化に関するこの発明の教示を使用すると、必
要とされるビンの総数は以下のように削減される。

Ｉｌｏ　　　　　　　　　　　　　　　−１６ビン制御
信号　　　　　　　　　　　　−４ピンフラグ（マツチ
；フル）　　　　　−２ピン電源　　　　　　　　　　
　　　　−６ピン（出力に必要なＶｃｃおよび Ｖｓｓの対はより少数で ある） 総数　　　　　　　　　　２８ピン この発明のもう１つの重要な局面によると、ワード内の
いずれかの、またはすべてのビットがマスク可能であり
得、かつアレイ内のいずれかの、またはすべてのワード
についてマスクおよびリセットが共に可能であり得るＣ
ＡＭアレイが提供される。

この発明のさらなる特徴は、特別なＣＡＭプロセッサ・
アーキテクチャが用いられることである。

このアーキテクチャは以下の構造を含む。

１、　　　ＣＡＭセル・アレイ ＣＡＭセルのアレイが所望の構成に配 置される。ワード・ラインおよびマツチ・ラインが同じ
方向に延び、ビット・ラインはワード・ラインに対して
垂直に延びる。

２、　行デコーダ Ｍデコーダのうちの１つが所望のワー ３゜ ４゜ ドのみを選択する。

ビット孝ライン・プリチャージ回路 これは高速非破壊セル読出のために、 ビット・ラインを最適レベルまでプリチャージする。

ビット・ライン記述子回路 各関連ビットにつき１つ（すなわち、 各ビット・ライン対につき１つ）の記述子が設けられる
。これはマスク・レジスタ、被比較数レジスタ、センス
アンプおよびプログラム可能なビット・ライン書込回路
からなる。

データは、ワード・ラインが選択され た状態で、ビット・ラインを介してＣＡＭセル内に書込
まれ得る。被比較数レジスタは、ビット・ライン上およ
びセル内に書込まれるべきデータとともに、プログラム
可能なビット・ライン書込回路をプログラムする。デー
タは、ワード・ラインが選択された状態で、ビットφラ
インを介してＣＡＭセルから読出され得る。

ビット・ライン上のセル信号は、センスアンプによって
増幅される。

非破壊的並列サーチ（マツチ）は、す べてのワード・ラインが選択されずに、すべてのアレイ
に対して行なわれ得る。

被比較数レジスタおよびマスク・レジスタ内のデータは
、プログラム可能なビット・ライン書込回路をプログラ
ムするために使用される。マツチ動作の間、ＣＡＭセル
・データは、関連するビット・ライン対土に現われるデ
ータと同時に比較されるであろう。

マスク令レジスタ内のデータはプログ ラム可能なビット・マスキングのために使用される。マ
スク・レジスタ内の論理「１」は被比較数レジスタ内の
データを重ね書きするであろうし、一方マスク・レジス
タ内の論理「０」は、被比較数レジスタ内の対応するデ
ータがセル内への５゜ ６゜ 書込のためにビット・ライン上に現われるのを可能にす
る。このようにしてビットのいずれか、またはすべてが
マスクさ得る。

ワード・マスキングおよびリセット回路各関連ワードに
つき１つが設けられ、 スキップ・ビットおよびエンプティ・ビットからなる。

ワードのいずれかまたはすべてがスキップ・ビットまた
はエンプティ・ビットによって完全にマスクされ得る。

すべてのエンプティ・ビットをリセットする（すべてを
エンプティにセットする）ことによって、アレイ全体が
リセットされ得る。データはデータバスを介して、これ
らのスキップ・ビットおよびエンプティ・ビット内へ、
またはそれらから転送され得る。

マツチ検出器 これは「マツチがない」、「単数マツ チ」または「複数マツチ」状態を検出し、かつチップ「
フル」またはチップ「エンプティ」状態を検出すること
ができる。

「フル」、「マツチ」および「複数マツチ」フラグが１
６ビツト・バス上において利用可能である。

優先順位エンコーダ 単一マツチまたは複数マツチ状態の場 合には、最高優先順位のマツチの位置のアドレスがコー
ド化されるであろう。

「マツチがない」状態の場合、最高優先順位のエンプテ
ィの位置のアドレスかコード化されるであろう。

制御論理 １６ビツト・バスから受けられる命令 は内部タイミングを発生し、異なる動作を達成するであ
ろう。

９、　以下のものを提供するために多重化された１６ビ
ツト・バス 行デコーダのためのアドレス・バス。

ＣＡＭセルのためのデータ　Ｉｌｏ。

８゜ ７゜ マツチ・ワードのためのデータ　ｌ１０（非比較数レジ
スタおよびマスク・レジスタ）。

スキップ・ビットおよびエンプティ・ビットのためのデ
ータ　Ｉｌｏ。

制御論理のための命令。

「フル」、「マツチ」、および「複数マツチ」のための
出力フラグ。

優先順位エンコーダからの「マツチ」位置または「エン
プティ」位置のいずれかのコード化されたアドレス。

好ましい実施例の説明 第１図を参照すると、この発明のＣＡＭセル・アレイ１
１はＮビット幅ワードおよびＭワード深さで構成される
。典型的な、しかしながら限定的ではない、一実施例は
４８ビツト・ワードのアレイを含み、アレイ内には２５
６のそのようなワードが存在する。２つの特別なビット
（スキップ・ビットおよびエンプティ・ビット）がワー
ド・マスキングおよびリセットの目的のために各ワード
に付与される。ラインＢＬおよびＢＬを介して、アレイ
内の各ビットにビット・ライン記述子回路１（第２図に
より詳細に示される）が接続され、それはプログラム可
能なビット・ライン書込回路、被比較数レジスタ、マス
ク・レジスタおよびセンスアンプを含む。記述子回路１
はデータを１６ビツト・バス１０と交換する。行デコー
ダ２が、複数のワード・ラインＷＬを含むバスを介して
アレイ１１に接続され、アレイ内の異なるワードを選択
する。ビット・ライン・プリチャージ回路３が慢数のビ
ット・ラインＢＬおよびＢＬを介してアレイ１１に接続
され、そのようなビット・ラインの対がアレイ内のビッ
トの各列に設けられる。マ・ソチ拳ラインＭＬを介して
、ワード・マスキングおよびリセット回路４、マツチ検
出器５および優先順位エンコーダ６がアレイ１１の出力
と通信する。制御論理ネットワーク７は、バス１０から
受けた命令に応答して回路４．５および６に入力を提供
する。回路４．５および６は直接バス１０と通信し、バ
ス１０と回路４との間の通信は双方向性である。これら
の回路の細部は第２図に、より詳細に示される。

この発明によるＣＡＭシステムのアーキテクチャ全体の
最も重要な特徴が第２図に示される。第１図のビット・
ライン記述子回路１のエレメントは点線の囲い１内に示
され、ＣＡＭレジスタ１７、マスク・レジスタ１８、被
比較数レジスタ１９、センスアンプ１４および、記述子
エレメント３６内に含まれるプログラム可能なビット・
ライン書込回路を含む。

第２図の回路はまた、機能において第１図の行デコーダ
２に対応するアドレス・デコーダ３０を示し、これはバ
ス１０から供給される８つのアドレス・ビットをデコー
ド化し、アレイ１１内の２５６ワードのうちの選択され
るべき１つを同定する。また、スキップ書込回路２０を
有するスキップ・ビット・アレイ２２および、エンプテ
ィ書込回路２３を有するエンプティ・ビット・アレイ２
４がアレイ１１の出力およびデコーダ３０に接続されて
いるのが示される。エレメント２２および２４からの出
力はスキップ／エンプティ・ビットψエレメント４１に
供給される。

また第２図には、フル制御エレメント３７によって制御
され、かつ状態レジスタ４０およびフル・レジスタ３２
に出力を供給するフル検出器３１が示される。状態レジ
スタ４０は、状態読出動作の間１６ビツトでバス１０と
通信する。

マツチ制御エレメント３８によって制御されるマツチ検
出器２８は、単一マツチ信号をマツチ・レジスタ２９に
供給する。フル・レジスタ３２およびマツチ・レジスタ
２９からの信号は、フル・フラグ・エレメント２６およ
びマツチ・フラグ・エレメント２７に各々供給される。

マツチ検出器２８はまた状態レジスタ４０に、単数マツ
チ信号および複数マツチ信号の双方を供給する。

第２図はまた、マルチプレクサ制御エレメント３３の制
御下において、エレメント２８および３１から優先順位
エンコーダへの情報を多重化する優先順位マルチプレク
サ２５を示す。セグメント・カウンタ３４は、バス１０
および、ＯＰコード発生器３９の出力に接続されるカウ
ンタ制御エレメント３５の制御下にある。カウンタ３４
は一方の出力を状態レジスタ４０に、もう一方の出力を
出力フィールド・セレクタおよびデータ・読出エレメン
ト４２に供給する。

この発明のシステムは動作の４つのモードを有し、第２
図においてモード発生器１３の出力上の対応するブロッ
クによって示されたように、それらはコマンド書込（Ｃ
Ｗ）、データ書込（ＤＷ）、状態読出（ＳＲ）、および
データ読出（ＤＲ）である。データ書込モードにおいて
は、データが被比較数レジスタに書込まれる。モード発
生器１３はビンＥ上においてチップ可能化信号を、ビン
σ上において出力可能化信号を、ビンＷ上において書込
可能化信号を、さらにピンＤ／Ｃ上においてコマンド／
データ信号を受ける。被比較数レジスタ１９はバス１０
およびＣＡＭアレイ１１間における主要なバッファであ
る。データ書込動作が行なわれた後、コマンド書込サイ
クルの制御下においてオペレーション（ＯＰ）・コード
のうちの１つが行なわれ、データをＣＡＭアレイ１１内
またはマスク・レジスタ１８内へと移動させる。

コマンド書込サイクル下においては、コマンド書込命令
が１６ビツト・バス１０上にコード化される。バス１０
上の１６ビツトのうち４ビツトが、この発明において用
いられる１６０Ｐコードをデコード化するために使用さ
れる。また、アレイ１１内のどの位置にデータが被比較
数レジスタ１９から転送されるべきかをアドレス位置が
示すために、バス１０上には８ビツトが存在する。この
発明において用いられるＯＰコードが以下に挙げられる
。

Ｏｐ　　コード　Ｏ初期設定 すべてのスキップ・ビットはＬＯＷ（スキップしない）
にセットされ、すべてのエンプティ・ビットはＨＩＧＨ
（エンプティ）にセットされる。

／ＭＡＴＣＨおよび／ＦＵＬＬ出力が能動化される。モ
ードは４８ビツト拳モードにセ・ソトされる。

マスク−レジスタおよびセグメント・カウンタは０にリ
セットされる。不履行の場合、その後のデータ書込は被
比較数レジスタへであり、その後のデータ読出は被比較
数レジスタからである。

Ｏｐ　　コード　１　　　出力制御 マツチ・フラグおよびフル・フラグがこのコマンドによ
って能動化または不能化される。

０ｐ　コード　２　　　モード選択 使用者は］、６または４８ビツト・モード間を選択する
ためにこのコマンドを使用できる。１６ビツト・モード
では、セグメント・カウンタが増加されることはない。

０ｐ　コード　３　　　被比較数レジスタをマスク・レ
ジスタへ移動せよ 被比較数レジスタ・データの内容がマスク・レジスタへ
移される。

０ｐ　コード　４　　　マスク・レジスタを被比較数レ
ジスタへ移動せよ マスク・レジスタ・データの内容が被比較数レジスタへ
移される。

Ｏｐ　　コード　５　　　スキップ・ビット・アレイお
よびエンプティ・ビット・アレイからＩ１０ボートへの
出力を可能化せよ その後のすべてのデータ・モード読出の結果、エンプテ
ィ・ビットおよびスキップ・ビットから出力バッファへ
のデータの流れが得られる。アドレスはコマンド参レジ
スタ・アドレス拳フィールドによって特定される。

０ｐ　コード　６　　　被比較数レジスタをＣＡＭに移
動せよ 被比較数レジスターデータの内容がＣＡＭに移される。

エンプティ・ビットおよびスキップ参ビットは変化しな
い。ＣＡＭアドレスがコマンド・ワード・アドレス・フ
ィールドによって特定される。セグメント・カウンタは
変化しない。

０ｐ　コード　７　　　　ＣＡＭを被比較数レジスタへ
移動せよ コマンド・ワード・アドレス・フィールドによって特定
されたＣＡＭデータの内容が被比較数レジスタへ移され
る。セグメント・カウンタは変化しない。スキップ参ビ
ット・アレイおよびエンプティ・ビット伊アレイ情報は
変えられない。

Ｏｐ　　コード　８　　　予約された 使用者はこのコマンドを使用してスキップ参ビット・ア
レイに書込可能である。１サイクルでアレイ全体に書込
むことが可能であり、または所望のアドレス位置を提供
することによって、いずれの個々のビットにも書込むこ
とが可能である。

Ｏｐ　　コード　１０　　エンプティ・ビット制御 使用者はこのコマンドを使用してエンプティψビット・
アレイに書込可能である。１サイクルでアレイ全体に書
込可能であり、または所望のアドレス位置を提供するこ
とによって、いずれの個々のビットにも書込可能である
。

０ｐ　コード　１１　　被比較数レジスタから１１０ポ
ートへの出力を可能化せよ その後のすべてのデータ続出の結果、被比較数０ｐ　コ
ード　９ スキップ・ビット制御 レジスタ・セグメントから出力バッファへのデータの流
れが得られる。

Ｏｐ　　コード　１２　　マスク・レジスタから１１０
ボートへの出力を可能化せよ その後のすべてのデータ読出の結果、マスク・レジスタ
・セグメントから出力バッファへのデータの流れが得ら
れる。

０ｐ　コード　１３　　　ＣＡＭからＩ１０ボートへの
出力を能動化せよ その後のすべてのデータ読出の結果、ＣＡＭセグメント
から出力バッファへのデータの流れが得られる。ＣＡＭ
アドレスはコマンドΦワード拳アドレス・フィールドに
よって特定される。

０ｐ　コード　１４　　被比較数レジスタをＣＡＭに移
動せよ（エンプティ・ビットおよびスキップ・ビットを
共にＬＯＷにリセットせよ）彼比較数レジスタ・データ
の内容が、コマンド・ワード・アドレス・フィールドに
よって特定されるアドレス（ＣＡＭアドレス）内へ移さ
れる。

対応するエンプティ・ビットおよびスキップ・ビットは
共にＬＯＷにリセットされる。

０ｐ　コード　１５　　ロード・セグメント・カウンタ 使用者はセグメント・カウンタを変化させ、３つのセグ
メントのいずれか１つに達することが可能である。

これらの１６のＯｐコード命令は、１６ビツト・バス上
のコマンド・ワードの４つの上位ビットによってコード
化される。典型的なコマンド・ワードは以下のようなも
のである。

Ｏ１５°１４°１３°１２°１１°１０°９°８°７°
６°５°４°３°２°ＩＤ０状態続出は通常、使用者が
マツチ位置と、それが複数のマツチであるか単数のマツ
チであるかと、さらにチップが依然としてフルであるか
とを知ることを所望するマツチ動作に続くものである。

状態レジスタ３０の内容はバス１０上に読出され得る。

２つのビットがセグメント・カウンタ２２から、８つの
ビットが優先順位エンコーダ２１からのアドレス位置表
示から、さらに３つのフラグΦビットがフル検出器３１
ならびに、マツチおよび複数マツチ検出器２８から読出
され得る。

この発明において用いられる状態ワードは以下のように
説明され得る。以下に示されたように、状態ワードの下
位の８つのビットはコード化されたアドレスであり、使
用者に位置を示す。

０１５Ｄ１４Ｄｌｊ　　　０１２°１１Ｄ１０Ｄ９０８
Ｄ７Ｄ６Ｄ５０４Ｄ３Ｄ２ＤＩＤ０典型的な状態ワード 上位の３つのビットは、■数マツチ・フラグ、フル・フ
ラグおよび単数マツチフラグを含む状態フラグを固定す
る。これらの内部フラグは外部フラグと同様のものであ
るべきであるが、しかしながら出力が能動化されない場
合、フラグはハイであるであろう。

データ読出は、使用者がＣＡＭレジスタ１７、比較レジ
スタ１９、マスク・レジスタ１８またはメモリ４１から
のスキップ・ビット情報およびエンプティ・ビット情報
から情報を得られる読出動作である。したがって、デー
タ読出動作は、先のコマンド書込サイクルに応じて４つ
のレジスタのうちの１つから情報を読出すであろう。

この発明においては各ワードにつき２つの状態ビットが
用いられ、一方はスキップ・ビットであり他方はエンプ
ティ・ビットと呼ばれる。スキップ・ビットは使用者が
ワードを完全にマスクすることを可能にするために用い
られ、エンプティ・ビットはアレイ内のエンプティ・ビ
ット位置に関連して使用される。

この発明は、最高優先順位のアドレス位置の表示を提供
するために優先順位エンコーダ２１を使用する。アレイ
全体の比較が行なわれるマツチ動作のために、この特徴
はマツチが存在する場合、マツチ位置の表示を提供する
であろう。マツチが存在しなければ、優先順位エンコー
ダ２１は使用され得る次のエンプティ・アドレスを指摘
するであろう。使用者が完全にマスクできるマツチ位置
が１つより多く存在する複数マツチ状態においては、マ
ツチしたすべての位置を同定できるまでワードごとに完
全にマスクすることが可能であり、これはスキップ・ビ
ット・回路２０およびスキップ・ビット・アレイ２２に
よって示されたスキップ・ビットの機能である。ここで
使用されるもう１つのビットはエンプティφビットであ
り、エンプティ書込回路２３およびエンプティ・ビット
・アレイ２４によって示される。エンプティ・ビットは
２つの状態を有し、そのうちの１つはエンプティであり
、他方はフルである。特定のワード位置が使用され、使
用者はこの特定のビット位置が占有されてることを示す
ようにエンプティ・ビットをセットすることが可能であ
る。したがって、使用者がＣＡＭセルに書込むことを所
望するとき、その中の一部の位置が既に中にデータを有
していることを知るであろう。

セグメント・カウンタ２２は内部セグメントの跡を辿り
、その結果１６ビツト・バス１０は４８ビット動作のた
めに使用され得る。１６ビツト・モードの動作のスター
トにおいては、カウンタ２２内のセグメント・カウント
が既に第１のカウントにセットされている。しかしなが
ら、使用者が、上に示されたＯＰコード１５を使用する
ことによって、第２のセグメント・カウントまたは第３
のセグメント・カウントに進むことが可能な、使用者が
プログラム可能な特徴も存在する。

２つの外部フラグが存在し、そのうちの一方は「フル」
フラグであり、エレメント２６で示され、他方は「マツ
チ」フラグであり、エレメント２７によって示される。

マツチがアレイ内に存在し、それがマツチ検出器２８に
よって検出され、マツチ・レジスタ２９を介してフラグ
２７に伝えられると、マツチ・フラグはローになるであ
ろう。同様に、アレイ１１内のすべての位置がフルであ
り、それがフル検出器３１によって検出され、かつフル
・レジスタ３２を介してフラグ２６に伝えられると、フ
ル・フラグはローとなるであろう。フル・フラグ２６が
ハイであるとき、これはアレイ１１内に依然としてエン
プティの位置が使用者のために存在することを意味し、
マツチ・フラグ２７がハイのままであるとき、これはマ
ツチが存在しないことを意味する。

マツチ・ラインおよびフル・ライン双方からの信号は、
優先順位マルチプレクサ２５を介して優先順位エンコー
ダ２１内へ入る（第２図）。マツチが存在しなければ、
エンプティ位置もデコード化されるであろう。エンプテ
ィ情報およびマツチ情報の双方が優先順位エンコーダ２
１に供給される。フル検出器３１は、アレイがフルまた
はエンプティのいずれであるかを検出するであろう。

マツチ検出器２８はマツチ状態またはマツチがない状態
を検出し、一方便先順位エンコーダ２１はマツチ・ワー
ドのアドレス位置を提供する。優先順位エンコーダ・マ
ルチプレクサ２５はエンプティ位置情報およびマツチ位
置情報を多重化し、その結果２つのうちの１つがエンコ
ーダ２１内へと入ってくるであろう。

第３図を参照すると、９つのトランジスタ・セルが示さ
れ、そのうちトランジスタＭＬ　Ｍ２、Ｍ５、Ｍ６は基
本的記憶エレメントであり、かつ交差結合対である。ノ
ードＳＴおよび１了は記憶ノードであり、トランジスタ
Ｍ３、Ｍ４は、に己憶ノードをビット・ライン対ＢＬお
よびＢＬに接続するアクセス・トランジスタである。セ
ル−アクセスはＷＬを介するワード・ライン選択によっ
て制御される。トランジスタＭ７、Ｍ８はマツチ・トラ
ンジスタである。それらは、記憶ノードＳＴ。

ＳＴおよびビット・ライン対ＢＬ、ＢＬが入力であり、
マツチ・ノードＭが出力である排他的Ｎ。

Ｒ形状で接続される。セル・データがビット・ライン上
のそれに等しいとき、論理ローがＭ上に現われる。

−マツチ状態 同じワード内のすべてのＮビットがそれらの各々のビッ
ト・ライン対土にマツチング・データを有するとき、マ
ツチ状態が生じる。すべてのセル・マツチ・ノードが論
理ローであるので、マツチ・ライン上のプル・ダウン・
トランジスタＭ１３はいずれもオンにはされ得ない。し
たがって、マツチ・ラインは論理ハイのままであろう。

対照的に、いずれの非マツチ状態も、マツチ・ラインが
ローに引かれるという結果をもたらすであろう。

−ビット・マスキング ＢＬおよびＢＬが共にトランジスタＭｌｌおよびＭ１２
によってローにセットされるとき、マツチ・ノードＭは
ＣＡＭセル・データにかかわりなくローであろう。した
がって、この特定のビットはマツチに強制されるであろ
う。ビット・マスキング状態は、マスク・レジスタ１８
を「１」にセット（ＢＬ、およびＢＬを共にローに強制
）することによって達成され得る。マスク・レジスタが
「０」にセットされるとき、レジスタ１９内のデータが
ビット・ライン対土に現われ得る。

−ワード・マスキング ワードマスキングは、スキップ・ビットまたは／および
エンプティ・ビットのいずれかをハイにセットすること
によって達成され得る。どちらの場合においても、最終
のマツチ・ライン出力（ＭＬ’　）は、マツチが存在し
ても非マツチ状態を示すＮＡＮＤゲート（４７）および
ＮＯＲゲート（４８）を介してローに強制されるであろ
う。

−アレイ・リセット すべてのエンプティ・ビットがハイにセットされるとき
、すべてのＭワードはエンプティにセットされ、新しい
データのために利用可能である。

【図面の簡単な説明】

第１図は、この発明のエレメントを示す機能ブロック図
である。 第２図は、この発明によるＣＡＭアレイψプロセッサの
形状の細部をさらに示すブロック図である。 第３図は、ワード・マスキングおよびワード・リセッテ
ィングまたはアレイ・リセッティングのためにこの発明
において使用される論理の一部を示す図である。 図において、１はビット・ライン記述子回路、２は行デ
コーダ、３はビット・ラインやプリチャージ回路、４は
ワード・マスキングおよびリセット回路、５はマツチ検
出器、６は優先順位エンコーダ、７は制御論理ネットワ
ーク、１０は１６ビツトバス、１４はセンスアンプ、１
７はＣＡＭレジスタ、１８はマスク・レジスタ、１９は
被比較数レジスタ、３６は記述子エレメントを示す。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド 代理人弁理士深見久部、、、ｐｌＴ７．’、、、−（ほ
か２名）

Claims (5)

【特許請求の範囲】
1. （１）各ワードにつきＮビットで構成されたビットを含
   むセルのアレイを含む、内容でアドレス指定可能なメモ
   リ・アレイであって、 前記ワードの各々の前記ビットうち第１のビットはスキ
   ップ・ビットであり、 前記アレイは、選択されたワードの位置を突止めるため
   に、前記ワードの内容に基づいてサーチされ、 各ワードの前記ビットのうち第２のビットはエンプティ
   ・ビットとして同定され、 前記ワードを、その中のスキップ・ビットの存在を検出
   するために、検査するための手段と、前記ワードを、そ
   の中のエンプティ・ビットの存在を検出するために、検
   査するための手段と、前記ワードの１つにおける１つの
   前記スキップ・ビットの検出に応答して、前記検出され
   たスキップ・ビットを含む前記ワードを前記サーチから
   除去するための手段とを含む、メモリ・アレイ。
2. （２）前記ワードの選択されたもののうちの前記スキッ
   プ・ビットを、予め定められた第１の値にセットし、前
   記予め定められた第１の値にセットされた前記スキップ
   ・ビットを有するワードの位置を前記スキップ・ビット
   検査手段がスキップするようにする、特許請求の範囲第
   １項に記載の、メモリ・アレイ。
3. （３）前記ワードの選択されたもののうちの前記エンプ
   ティ・ビットを、予め定められた第１の値にセットし、
   前記予め定められた第１の値にセットされた前記エンプ
   ティ・ビットを有するワードの位置を前記エンプティ・
   ビット検査手段がスキップするようにする、特許請求の
   範囲第１項に記載のメモリ・アレイ。
4. （４）前記ワードの各々の前記エンプティ・ビットのす
   べてを、予め定められた第１の値にセットし、前記アレ
   イをエンプティ状態にリセットするために、前記ワード
   のすべての前記セルのすべてを空白にする、特許請求の
   範囲第１項に記載の、メモリ・アレイ。
5. （５）前記ワードの選択されたもののうちの前記エンプ
   ティ・ビットを、前記予め定められた第１の値にセット
   し、前記エンプティ・ビットが前記第１の予め定められ
   た値を有する前記ワードの中の前記セルを前記エンプテ
   ィ・ビット検査手段がエンプティにするようにするため
   の手段を含む、特許請求の範囲第１項に記載の、メモリ
   ・アレイ。