JPH0264710A - オフセット通路補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はオフセット通路補正方法に係り、特に倣いによ
りデシタイジングして得られた点列の位置データに工具
径オフセット処理を施して得られたオフセット通路の補
正方法に関する。

〈従来技術〉 倣いを実行しながらデシタイジングした点列の位置デー
タを用いて、モデル形状通りに加工するＮＣデータを作
成する方法がある。

第６図はＸ−Ｚ表面往復像いによりモデルＭＤＬをデシ
タイジングする説明図である。スタイラス５ＴＬｔｔＸ
軸方向に所定の倣い速度で移動させると共に、Ｚ軸方向
にモデルＭＤＬに沿って上下させ、所定時間毎に或いは
設定値が許容値を越える毎にスタイラスの三次元位置デ
ータ（座標値）を取−り込んで記憶する。そして、倣い
範囲ＴＲＲの境界に到達した時にＹ軸方向に所定量ピッ
クフィードし、以後同様に表面倣いを行いながらスタイ
ラスＳＴＬの位置を監視すると共にその位置データを取
り込む。

モデル面のデシタイジングが終了すれば１位置データを
用いて各デシタイジングポイントでオフセット方向に所
定量オフセットしたポイントの三次元座標値を求め（オ
フセット処理）、モデルＭＬＤと同一形状の加工物を得
るためのオフセット通路（ＮＣデータ）を作成する。

ところで、かかる倣いによりデシタイジングした位置デ
ータを用いて荒加工用のＮＣデータを作成し、該ＮＣデ
ータに基づいてスタイラス５ＴＬ（第７図参照）の径ｒ
より大きな径Ｒの工具ＴＬを使用して工具径オフセット
しながら加工すると、工具ＴＬがワークＷＫに干渉して
工具の破損、切り過ぎ等を生じる０例えば、デシタイジ
ング時イ。

ントＰ３をオフセット処理したポイントＱ２において工
具ＴＬはワークＷＫに干渉する（第７図のＩＮＴ参照）
、そこで、荒加工用工具による干渉チェック及び干渉す
る場合におけるオフセット通路を補正する方法が既に提
案されている。

この提案によれば、干渉する場合にはオフセットｍ１（
ｊＩ７１１、Ｑ、→Ｑ、−）Ｑ３−ｅＱ、）がループＬ
Ｐを形成することから、オフセット通路がループを形成
するかどうか（干渉するかどうか）をチェックし、ルー
プが形成されれば、ループ部分のオフセットポイントを
除いた新たなオフセット通路に補正する。例えば、ルー
プＬＰ部分のオフセットポイント（Ｑ、、Ｑ、）を削除
し、ポイントＱ□とポイントＱ、を結んで新たなオフセ
ット通路とする。

以上により補正したオフセット通路であれば、スタイラ
スの径より大きな径の工具を使用してもワークと干渉す
ることはない。

〈発明が解決しようとしている課題〉 しかし、従来のオフセット通路を補正する方法で１１ル
一プ部分のオフセットポイントを除き、ループ前後のオ
フセットポイントを結んで新たなオフセット通路として
いた為に工具干渉が無くなった反面、除いたポイントに
よる削り残し部分Ｃ３Ｔ（第８図、斜線部分）がかなり
の量生じてしまうという問題があった。

以上から本発明の目的は、オフセット処理により生じる
干渉部分（削り込み部）を無くすると共に、削り残し部
分も少なくすることのできるオフセット通路補正方法を
提供することである。

く課題を解決するための手段〉 本発明の課題は、デシタイジングポイントの位置データ
に工具径オフセット処理を施してオフセット通路を求め
る工程と、オフセット通路を倣い平面に投影し、投影通
路にループ状の閉通路部分が存在するかどうかをチェッ
クする工程と、閉通路部分が存在する場合に、該閉通路
部分に対応するオフセットポイントを削除すると共に、
該閉通路部分の始点を投影点とするオフセット通路上の
ポイントを求め、該ポイントをオフセットポイントとし
て追加する工程と、各オフセットポイントを連ねた通路
を新たなオフセット通路とする工程により達成される。

く作用〉 オフセット通路０ＦＰｉを倣い平面（Ｘ−Ｚ平面）に投
影し、投影通路ＯＦ　Ｐ　ｉ　’にループ状の閉通路部
分ＬＰが存在するがチェックし、閉通路部分ＬＰが存在
する場合には、閉通路部分ＬＰに対応するオフセットポ
イントＱ２．Ｑ、を削除し、投影通路０ＦＰｉ’におけ
る閉通路部分ＬＰの始点Ｓの二次元座標値（Ｘａｙｙａ
）を求めると共に、二次元座標値（ｘａｔｙａ）を有す
るオフセット通路上の２点Ｑ２’ＩＱ３′を求め、求め
た２点Ｑ２’ＩＱ３′を新たなオフセットポイントとし
てオフセット通路０ＦＰｉを補正する。

〈実施例〉 第２図は本発明方法を具現化する装置（デジタイザ）の
ブロック図である。

１はデジタイザであり、プロセッサｌａ、制御プログラ
ムを記憶するＲＯＭ１ｂ　、デシタイジングデータ（点
列パス）等を記憶するＲ　Ａ　Ｍ　１　ｃ、ワーキング
メモリ１ｄ等を有している。２はトレーサヘッド、３は
デシタイジング時にデジタイザ１から出力される速度指
令Ｖ　ｘ　ｅ　Ｖ　ｙ　ｙ　Ｖ　ｚに基づいて各種モー
タを開動するサーボ回路、４は各軸の図示しないパルス
コーダからパルスを入力されて各軸現在位置Ｘｆ、Ｙｆ
、Ｚｆを監視する現在位置記憶部、ＳＴＬはスタイラス
、ＭＤＬはモデルである。

デジタイザ１はならい制御しながらトレーサヘッド２の
現在位置Ｘｆ、Ｙｆ、Ｚｆを取り込んでデシタイジング
する機能と共に、各デシタイジングポイントにおけるオ
フセットベクトルを算出してオフセット通路データ（Ｎ
Ｃデータ）を作成する機能を備えている。

第３図は本発明のオフセット通路データ補正処理の流れ
図である。以下、第３図の流れ図に従って１本発明方法
のオフセット通路データ補正処理を説明する。尚、倣い
範囲ＴＲＲ（第６図参照）、工具径Ｒ等は既に入力され
であるものとする。

さて、送り軸をＸ軸、倣い軸をＺ軸、ビックフィード軸
をＹ軸として表面往復倣いを行い、該倣いと並行して周
知のデシタイジング処理によりスタイラス位置の座標値
を所定時間毎に或いは設定値が許容値を越える毎に取り
込んでデシタイジングデータを作成してＲＡＭ１ｃに記
憶する（ステップ１０１）。

ついで、１→ｉとすると共に（ステップ１ｏ２）、デシ
タイジングデータの第ｉ番目の点列（パス）ＰＴｉ　（
第４図、Ｐ１→Ｐ２→Ｐ３→Ｐ４）に対応する第ｉ番目
のオフセット通路ＯＦ　Ｐ　ｉ（Ｑ　＞→Ｑ２→Ｑ、→
Ｑ、）を作成してＲＡＭ１ｃに記憶する（ステップ１ｏ
３）。尚、オフセット通路０ＦＰｉはパスＰＴｉの各デ
シタイジングポイントＰｉでオフセット方向に工具半径
Ｒだけオフセット処理したポイントＱｉを順に連ねたも
のである。

第ｉ番目のオフセット通路０ＦＰｉが求まれば、プロセ
ッサ１ａは第ｉ番目のパスＰＴｉ上の倣い平面（Ｘ−Ｚ
平面）ＰＬｉにオフセット通路０ＦＰｉを投影する（ス
テップ１０４）。

第１図（ｂ）は倣い平面ＰＬｉにオフセット通路０ＦＰ
ｉを投影した投影通路○ＦＰｉ’の説明図である。

次に、得られた投影通路０ＦＰｉ’（Ｑ２′→Ｑ′→Ｑ
３′→Ｑ４′）にループ状の閉通路ＬＰが存在するかど
うか判断しくステップ１０５）、第ｉ番目の投影通路０
ＦＰｉ’　に閉通路ＬＰが存在しなければ、第ｉ番目の
オフセット通路０ＦＰｉをＮＣデータとして出力しくス
テップ１０６）、ステップ１１０以降の処理を行う。

一方、ステップ１０５の判断において、ループ状の閉通
路ＬＰが存在すれば、プロセッサ１ａは第ｉ番目の投影
通路０ＦＰｉ’における閉通路ＬＰの始点（終点）Ｓの
二次元座標値（ｘａ、ｚａ）を求めると共に（ステップ
１０７）、該座標値を共に有する第ｉ番目のオフセット
通路０ＦＰｉ上の２点Ｑ、’　、　Ｑ、’　　（第１図
（ａ））を求め、ＲＡＭ１ｃに記憶する（ステップ１ｏ
８）。尚、投影通路０ＦＰｉ’にループ状の閉通路ＬＰ
が存在する場合は、第ｉ番目のオフセット通路０ＦＰｉ
に沿って工具ＴＬを移動する時、閉通路部分ＬＰに対応
するオフセット通路においてワークと干渉する。

そこで、プロセッサ１ａは閉通路部分ＬＰに対応するオ
フセットポイント（Ｑ、、Ｑ、）を削除し、ステップ１
０８にて求めた２点Ｑ！’ｊＱ３″　を新たなオフセッ
トポイントとして第ｉ番目のオフセット通路０ＦＰｉを Ｑ、→ＱＩ→Ｑ３＃→Ｑ４ に補正し、ＮＣデータとして出力する（ステップ１ｏ９
）。

第５図はかかる補正処理によるオフセット通路に従って
工具を移動した場合の説明図であり、Ｃ８Ｔは削り残し
部分を示す。

第ｉ番目のオフセット通路０ＦＰｉをＮＣデータとして
出力すると、プロセッサ１ａはデシタイジングデータパ
スの全てにおいてオフセット処理を行ったかどうか判断
しくステップ１１０）、全て行っていなければ、ｉ＋１
→ｉとして（ステップ１１１）、ステップ１０３以降の
処理を繰返し、全て行っていればオフセット通路補正処
理を終了する。

〈発明の効果〉 以上本発明によれば、オフセット通路を倣い平面に投影
し、投影通路にループ状の閉通路部分が存在するかチェ
ックし、閉通路部分が存在する場合には、該閉通路部分
に対応するオフセットポイントを削除すると共に、投影
通路における前記閉通路部分の始点の二次元座標値を求
め、該二次元座標値を有する前記オフセット通路上の２
点を求め、前記求めた２点を新たなオフセットポイント
として追加し、各オフセットポイントを連ねた通路を新
たなオフセット通路とするように構成したから、オフセ
ット処理により生じる干渉部分（削り込み部）を無くす
ると共に、削り残し部分も少なくすることができる。

【図面の簡単な説明】

第１図は本発明の概略説明図、 第２図は本発明を具現化する装置（デジタイザ）のブロ
ック図、 第３図は本発明のオフセット通路補正処理の流れ図。 第４図及び第５図は本発明の詳細な説明図、第６図乃至
第８図は従来例の説明図である。 １・・デジタイザ、 １ａ・・プロセッサ、 １ｂ・・ＲＯＭ、 １ｃ・・ＲＡＭ。 ２・・トレーサヘッド、 ＰＴｉ・・パス、 ０ＦＰｉ・・オフセット通路、 ＬＰ・・閉通路、 ＴＬ・・荒加工用工具

Claims (1)

1. 【特許請求の範囲】 倣いによりデシタイジングして得られた点列の位置デー
   タに工具径オフセット処理を施してオフセットポイント
   を求め、該オフセットポイントを連ねてなるオフセット
   通路に沿って工具を移動する時、工具がワークと干渉す
   るかチェックし、干渉する部分があればオフセット通路
   を補正するオフセット通路補正方法において、 前記オフセット通路を倣い平面に投影し、 投影通路にループ状の閉通路部分が存在するかチェック
   し、 閉通路部分が存在する場合には、該閉通路部分に対応す
   るオフセットポイントを削除すると共に、投影通路にお
   ける前記閉通路部分の始点の二次元座標値を求め、該二
   次元座標値を有する前記オフセット通路上の２点を求め
   、前記求めた２点を新たなオフセットポイントとして追
   加し、 各オフセットポイントを連ねた通路を新たなオフセット
   通路とすることを特徴とするオフセット通路補正方法。