JPH0263543U - - Google Patents
Info
- Publication number
- JPH0263543U JPH0263543U JP14354188U JP14354188U JPH0263543U JP H0263543 U JPH0263543 U JP H0263543U JP 14354188 U JP14354188 U JP 14354188U JP 14354188 U JP14354188 U JP 14354188U JP H0263543 U JPH0263543 U JP H0263543U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- ceramic package
- cavities
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図ａは本考案の第１の実施例の断面図、第
１図ｂは第１の実施例の平面図、第２図ａは本考
案の第２の実施例の断面図、第２図ｂは、第２の
実施例の平面図、第３図ａは、従来例の断面図、
第３図ｂは従来例の平面図である。 １……キヤツプ、２，３……リード、４，５…
…半導体チツプ、６……セラミツクパツケージ。
１図ｂは第１の実施例の平面図、第２図ａは本考
案の第２の実施例の断面図、第２図ｂは、第２の
実施例の平面図、第３図ａは、従来例の断面図、
第３図ｂは従来例の平面図である。 １……キヤツプ、２，３……リード、４，５…
…半導体チツプ、６……セラミツクパツケージ。
Claims (1)
- 半導体チツプを搭載するセラミツクパツケージ
において、該セラミツクパツケージの表裏両面に
半導体チツプを搭載するキヤビテイがそれぞれ形
成され、該キヤビテイに半導体チツプが封止され
ていることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14354188U JPH0263543U (ja) | 1988-11-01 | 1988-11-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14354188U JPH0263543U (ja) | 1988-11-01 | 1988-11-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263543U true JPH0263543U (ja) | 1990-05-11 |
Family
ID=31410453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14354188U Pending JPH0263543U (ja) | 1988-11-01 | 1988-11-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263543U (ja) |
-
1988
- 1988-11-01 JP JP14354188U patent/JPH0263543U/ja active Pending