JPH0262056A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH0262056A JPH0262056A JP21307688A JP21307688A JPH0262056A JP H0262056 A JPH0262056 A JP H0262056A JP 21307688 A JP21307688 A JP 21307688A JP 21307688 A JP21307688 A JP 21307688A JP H0262056 A JPH0262056 A JP H0262056A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- electrodes
- protrusion
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004840 adhesive resin Substances 0.000 claims description 9
- 229920006223 adhesive resin Polymers 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229920005989 resin Polymers 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000003848 UV Light-Curing Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、配線パターンを有する基板上に半導体チップ
をフリップチップ方式でフェースダウンボンディングす
る実装方法に関する。
をフリップチップ方式でフェースダウンボンディングす
る実装方法に関する。
従来の技術
配線パターンを有する基板上に半導体チップを実装する
ＣＯＢ （チップ・オン・ボード）実装方法にはワイヤ
ボンド方式、フリップチップ方式があるが、特にフリッ
プチップ方式は実装面積をチップサイズで行なうことが
でき、更に電極をチップ内面にも取ることができるので
高密度実装に有利である。
ＣＯＢ （チップ・オン・ボード）実装方法にはワイヤ
ボンド方式、フリップチップ方式があるが、特にフリッ
プチップ方式は実装面積をチップサイズで行なうことが
でき、更に電極をチップ内面にも取ることができるので
高密度実装に有利である。
従来のフリップチップ方式では、第４図に示すように、
半田バンプ３を介して基板１の配線パターン２と半導体
チップ４を接続したり、第５図のように半導体チップ４
の電極上にＡｕ等の金属突起５を設は配線パターン２と
接続後、絶縁性ＵＶ硬化樹脂６を硬化させて半導体チッ
プ４を基板１に接着する方法や、又金属突起と配線パタ
ーンの間に導電性ゴムや導電性接着樹脂や異方性導電シ
ートを介存させるなどの方法で行なっている。
半田バンプ３を介して基板１の配線パターン２と半導体
チップ４を接続したり、第５図のように半導体チップ４
の電極上にＡｕ等の金属突起５を設は配線パターン２と
接続後、絶縁性ＵＶ硬化樹脂６を硬化させて半導体チッ
プ４を基板１に接着する方法や、又金属突起と配線パタ
ーンの間に導電性ゴムや導電性接着樹脂や異方性導電シ
ートを介存させるなどの方法で行なっている。
発明が解決しようとする課題
しかし、前述の従来技術では絶縁性ＵＶ硬化樹脂を用い
る方法（第５図）以外は、半導体チップの電極ピッチを
１００μｍ以下の高密度にすることができないという問
題がある。又この絶縁性ＵＶ硬化樹脂による方法は、半
田バンプによる方法（第４図）に比べ機械的強度が小さ
いという問題がある。
る方法（第５図）以外は、半導体チップの電極ピッチを
１００μｍ以下の高密度にすることができないという問
題がある。又この絶縁性ＵＶ硬化樹脂による方法は、半
田バンプによる方法（第４図）に比べ機械的強度が小さ
いという問題がある。
課題を解決するための手段
本発明は、半導体チップの全て或いは一部の電極上に金
属突起を設けると共に、金属突起を形成しない残りの電
極上又は電極以外でかつパターンの無い部分に半田突起
を設け、この半田突起を加熱溶解して前記金属突起を基
板上の配線パターンと接続し、半田又はこれに加えて接
着樹脂により接続保持をするものである。
属突起を設けると共に、金属突起を形成しない残りの電
極上又は電極以外でかつパターンの無い部分に半田突起
を設け、この半田突起を加熱溶解して前記金属突起を基
板上の配線パターンと接続し、半田又はこれに加えて接
着樹脂により接続保持をするものである。
作用
本発明によれば、半導体チップの高密度な電極に設ける
接続用バンプは金属突起とすることによって小さくする
ことができ、隣接する電極間ピッチを小さくすることが
できる。従って、半導体チップ上に多くの電極を設けて
基板上の配線パターンと接続することができる。
接続用バンプは金属突起とすることによって小さくする
ことができ、隣接する電極間ピッチを小さくすることが
できる。従って、半導体チップ上に多くの電極を設けて
基板上の配線パターンと接続することができる。
更に接続後の保持が半田又はこれに加えて接着樹脂によ
り行なわれるので機械的強度が大きい半導体チップの実
装を実現することができる。
り行なわれるので機械的強度が大きい半導体チップの実
装を実現することができる。
実施例
以下、本発明の実施例を第１図〜第３図を用いて説明す
る。第１図は半導体チップ４の全て或いは一部の電極上
にＡｕ等の金属突起５を蒸着とメツキにより設け、金属
突起を形成しない残りの電極上か又は電極以外の部分で
かうパターンの無い部分に蒸着やメツキ等により半田突
起８を設けたものである。このようにした半導体チップ
４を、第２図に示すような基板１上の配線パターン２及
び半田接続パターン７と位置合わせを行なった後、加熱
と加圧により接続する。本実施例においては、半田接続
箇所の数を限定するものではないが、半導体チップ４に
反りや傾きが出ないようにチップ面に均等に分散して設
けるようにすると好適である。又半田突起８の形状は限
定されず、ボール形状のものを供給してもよい。
る。第１図は半導体チップ４の全て或いは一部の電極上
にＡｕ等の金属突起５を蒸着とメツキにより設け、金属
突起を形成しない残りの電極上か又は電極以外の部分で
かうパターンの無い部分に蒸着やメツキ等により半田突
起８を設けたものである。このようにした半導体チップ
４を、第２図に示すような基板１上の配線パターン２及
び半田接続パターン７と位置合わせを行なった後、加熱
と加圧により接続する。本実施例においては、半田接続
箇所の数を限定するものではないが、半導体チップ４に
反りや傾きが出ないようにチップ面に均等に分散して設
けるようにすると好適である。又半田突起８の形状は限
定されず、ボール形状のものを供給してもよい。
第３図はこのようにして半導体チップ４を配線パターン
２を有する基板１上に接続した状態を示す図であり、基
板１上に接着樹脂９を塗布した後半導体チップ４裏面か
らの加熱によって半田突起８を溶融し、半田接続パター
ン７と接続して半田の表面張力によりセルフアライメン
トされた後、更に加圧して金属突起５も接続する。この
とき接着樹脂９は半田突起８を溶融する加熱により、セ
ルフアライメントされた後硬化するものとし、硬化後半
導体チップ４と基板１間に収縮応力が働き半田突起８に
よる接続の補強をする。さらに、半田突起８は金属突起
５より熱膨張係数の小さいものとし、実装後の熱による
膨張で金属突起５と配線パターン２の接触部に引っ張り
応力が俄かないようにする。また、半田突起８の高さは
金属突起５の高さより高くして、溶融した時半田接続パ
ターン７と十分に接続するようにする。
２を有する基板１上に接続した状態を示す図であり、基
板１上に接着樹脂９を塗布した後半導体チップ４裏面か
らの加熱によって半田突起８を溶融し、半田接続パター
ン７と接続して半田の表面張力によりセルフアライメン
トされた後、更に加圧して金属突起５も接続する。この
とき接着樹脂９は半田突起８を溶融する加熱により、セ
ルフアライメントされた後硬化するものとし、硬化後半
導体チップ４と基板１間に収縮応力が働き半田突起８に
よる接続の補強をする。さらに、半田突起８は金属突起
５より熱膨張係数の小さいものとし、実装後の熱による
膨張で金属突起５と配線パターン２の接触部に引っ張り
応力が俄かないようにする。また、半田突起８の高さは
金属突起５の高さより高くして、溶融した時半田接続パ
ターン７と十分に接続するようにする。
このようにして半導体チップ４を基板１上に接続した後
、保護樹脂１０を塗布し、周囲環境から半導体チップ４
及び接続部を保護する。
、保護樹脂１０を塗布し、周囲環境から半導体チップ４
及び接続部を保護する。
発明の効果
以上述べてきたように、本発明によれば半導体チップの
電極間ピッチを小さくして電極数を多く取ることができ
、かつ接続強度の大きい半導体チップの実装を行なうこ
とができる。
電極間ピッチを小さくして電極数を多く取ることができ
、かつ接続強度の大きい半導体チップの実装を行なうこ
とができる。
第１図は本発明の実施例における半導体チップの図、第
２図は実施例において半導体チップを実装する基板の部
分図、第３図は実施例において半導体チップを基板に実
装した状態図、第４図は従来例の半田バンプにより接続
した状態図、第５図は従来例の絶縁性ＵＶ硬化樹脂によ
り接続した状態図である。 １・・拳基板、２会・・配線パターン、４−−・半導体
チップ、５１１・・金属突起、８Ｉ・Φ半田突起、９・
・・接着樹脂。
２図は実施例において半導体チップを実装する基板の部
分図、第３図は実施例において半導体チップを基板に実
装した状態図、第４図は従来例の半田バンプにより接続
した状態図、第５図は従来例の絶縁性ＵＶ硬化樹脂によ
り接続した状態図である。 １・・拳基板、２会・・配線パターン、４−−・半導体
チップ、５１１・・金属突起、８Ｉ・Φ半田突起、９・
・・接着樹脂。
Claims (6)
- （１）半導体チップの全て或いは一部の電極上に金属突
起を設けると共に、前記金属突起を形成しない残りの電
極上か又は前記電極以外の部分でかつパターンの無い箇
所に、半田突起を設け、この半田突起を加熱溶融して前
記金属突起を基板の配線パターンと接続することを特徴
とする半導体チップの実装方法。 - （２）半田突起の熱膨張係数は金属突起と同じか又は小
さいことを特徴とする請求項１記載の半導体チップの実
装方法。 - （３）半田突起の高さは十分に基板上のパターンと接続
する程度に金属突起の高いことを特徴とする請求項１記
載の半導体チップの実装方法。 - （４）半導体チップと基板の間に接着樹脂を介存させる
ことを特徴とする請求項１記載の半導体チップの実装方
法。 - （５）接着樹脂は硬化が半田突起の溶融温度で行なわれ
ることを特徴とする請求項４記載の半導体チップの実装
方法。 - （６）接着樹脂は半導体チップと基板との間に収縮応力
を働かせて半田接続の補強をすることを特徴とする請求
項４記載の半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21307688A JPH0262056A (ja) | 1988-08-26 | 1988-08-26 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21307688A JPH0262056A (ja) | 1988-08-26 | 1988-08-26 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262056A true JPH0262056A (ja) | 1990-03-01 |
Family
ID=16633147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21307688A Pending JPH0262056A (ja) | 1988-08-26 | 1988-08-26 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262056A (ja) |
-
1988
- 1988-08-26 JP JP21307688A patent/JPH0262056A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| US5598036A (en) | Ball grid array having reduced mechanical stress | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR100294958B1 (ko) | 반도체소자의장착구조 | |
| JP3962449B2 (ja) | 基板を結合する方法および構造 | |
| US20030022478A1 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
| JPH10125729A (ja) | フリップ・チップと基板の相互接続構造及び方法 | |
| KR20030080032A (ko) | 플립 칩 상호연결을 구비한 칩 스케일 패키지 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| JPH07193162A (ja) | ボールグリッドアレイ半導体装置及びその実装基板 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPH0262056A (ja) | 半導体チップの実装方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2001007503A (ja) | 電子部品の実装方法 | |
| JPH1022413A (ja) | 配線基板及びそれを用いた半導体装置の製造方法並びにその実装方法 |