JPH0261191B2 - - Google Patents
Info
- Publication number
- JPH0261191B2 JPH0261191B2 JP59211485A JP21148584A JPH0261191B2 JP H0261191 B2 JPH0261191 B2 JP H0261191B2 JP 59211485 A JP59211485 A JP 59211485A JP 21148584 A JP21148584 A JP 21148584A JP H0261191 B2 JPH0261191 B2 JP H0261191B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- power
- clamp
- coupling capacitor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000008878 coupling Effects 0.000 claims description 22
- 238000010168 coupling process Methods 0.000 claims description 22
- 238000005859 coupling reaction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 230000001052 transient effect Effects 0.000 description 8
- 230000006641 stabilisation Effects 0.000 description 7
- 238000011105 stabilization Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、コンデンサ結合回路、特に、電源
投入後短時間に安定した定常出力電圧を得ること
ができる結合コンデンサを備えた撮像装置に関す
る。
投入後短時間に安定した定常出力電圧を得ること
ができる結合コンデンサを備えた撮像装置に関す
る。
従来、例えばビデオカメラ等における映像信号
のコンデンサ結合回路にあつては、映像信号帯域
の低域まで通過させるために、時定数を数10ミリ
秒ないし数100ミリ秒程度に設定してあるため、
電源投入後、定常バイアス電圧まで安定するのに
長時間を要していた。第１図にこのコンデンサ結
合回路の等価回路を示す。Ｃは結合コンデンサ、
Rgは信号源インピーダンス、Riは次段入力イン
ピーダンス、V1は信号源バイアス電圧、V2は次
段入力バイアス電圧である。
のコンデンサ結合回路にあつては、映像信号帯域
の低域まで通過させるために、時定数を数10ミリ
秒ないし数100ミリ秒程度に設定してあるため、
電源投入後、定常バイアス電圧まで安定するのに
長時間を要していた。第１図にこのコンデンサ結
合回路の等価回路を示す。Ｃは結合コンデンサ、
Rgは信号源インピーダンス、Riは次段入力イン
ピーダンス、V1は信号源バイアス電圧、V2は次
段入力バイアス電圧である。
第２図は、上記回路における出力電圧Ｖの過渡
特性図で、t0は電源投入時刻、t1は電源立上り時
刻、t2はバイアス安定時刻を表わす。時刻t1〜t2
間の上記電圧安定化曲線は、式Ｖ＝V1−（V1−
V2）ｅ×ｐ｛−ｔ／（Rg＋Ri）Ｃ｝に従い、電源投入 時刻t0から電圧安定時刻t2までは前記のように数
10ないし数100ミリ秒（ms）を要するという欠点
があつた。
特性図で、t0は電源投入時刻、t1は電源立上り時
刻、t2はバイアス安定時刻を表わす。時刻t1〜t2
間の上記電圧安定化曲線は、式Ｖ＝V1−（V1−
V2）ｅ×ｐ｛−ｔ／（Rg＋Ri）Ｃ｝に従い、電源投入 時刻t0から電圧安定時刻t2までは前記のように数
10ないし数100ミリ秒（ms）を要するという欠点
があつた。
また、前記ビデオカメラにおいてコンデンサ結
合回路の後段に映像信号の直流再生回路として、
パルスクランプ回路が用いられるが、結合コンデ
ンサであるクランプコンデンサを充放電するの
は、クランプパルスが供給される水平ブランキン
グ期間内の短い時間のみであるため、電源投入時
のように瞬時に大きな電圧変化があつたときに
は、定常電圧まで安定するのに数ミリ秒の時間を
必要としていた。
合回路の後段に映像信号の直流再生回路として、
パルスクランプ回路が用いられるが、結合コンデ
ンサであるクランプコンデンサを充放電するの
は、クランプパルスが供給される水平ブランキン
グ期間内の短い時間のみであるため、電源投入時
のように瞬時に大きな電圧変化があつたときに
は、定常電圧まで安定するのに数ミリ秒の時間を
必要としていた。
第３図に、上記従来のパルスクランプ回路の一
例、また第４図にこの回路におけるクランプパル
スP1に対する出力電圧Ｖの過渡特性を示し、第
１図および第２図と同一（相当）構成要素は同一
符号で表わす。。Ｃは、結合コンデンサであるク
ランプコンデンサ、SW１はクランプスイツチ、
１５は電源としてのクランプ電圧源、RONはクラ
ンプスイツチのON抵抗である。尚VCPはクラン
プ電圧である。
例、また第４図にこの回路におけるクランプパル
スP1に対する出力電圧Ｖの過渡特性を示し、第
１図および第２図と同一（相当）構成要素は同一
符号で表わす。。Ｃは、結合コンデンサであるク
ランプコンデンサ、SW１はクランプスイツチ、
１５は電源としてのクランプ電圧源、RONはクラ
ンプスイツチのON抵抗である。尚VCPはクラン
プ電圧である。
第４図に示すように、時刻t0で電源投入後、電
圧Ｖの立上り時刻t1から安定時刻t2までの上記電
圧安定化曲線は、式Ｖ＝V1−（V1−V2）ｅ×ｐ
（−ｔ／ｒ）（ここに、ｒは、クランプスイツチSW １ON時はτON＝（Rg＋RON）Ｃ、OFF時はτOFF＝
（Rg＋Ri）Ｃの値をとる）に従い、時刻t0からt2
までに数ミリ秒（ms）を要するという欠点があ
つた。この欠点はビデオカメラのように長時間に
わたる画像の撮像を目的とするものにおいては無
視し得るものであるが、スチルビデオカメラのよ
うに静止画を撮像するものにおいては電源投入
後、短時間で回路を安定させて撮像を行なう必要
がある為、大きな欠点となつていた。
圧Ｖの立上り時刻t1から安定時刻t2までの上記電
圧安定化曲線は、式Ｖ＝V1−（V1−V2）ｅ×ｐ
（−ｔ／ｒ）（ここに、ｒは、クランプスイツチSW １ON時はτON＝（Rg＋RON）Ｃ、OFF時はτOFF＝
（Rg＋Ri）Ｃの値をとる）に従い、時刻t0からt2
までに数ミリ秒（ms）を要するという欠点があ
つた。この欠点はビデオカメラのように長時間に
わたる画像の撮像を目的とするものにおいては無
視し得るものであるが、スチルビデオカメラのよ
うに静止画を撮像するものにおいては電源投入
後、短時間で回路を安定させて撮像を行なう必要
がある為、大きな欠点となつていた。
この発明は、以上のような問題点に着目してな
されたもので、前記のような従来のコンデンサ結
合回路に、簡単な回路を追加することによつて、
従来に比してはるかに短時間に安定した定常出力
電圧を得ることのできるコンデンサ結合回路を提
供することを目的としている。
されたもので、前記のような従来のコンデンサ結
合回路に、簡単な回路を追加することによつて、
従来に比してはるかに短時間に安定した定常出力
電圧を得ることのできるコンデンサ結合回路を提
供することを目的としている。
以下にこの発明を、前記従来例に対比させた実
施例に基づいて説明する。第５図は、この発明の
第１実施例の回路図、第６図はそのスイツチ制御
パルスP2に対する出力電圧Ｖの過渡特性図で、
それぞれ前記第１図および第２図と同一（相当）
構成要素は同一符号で示す。第５図は、第１図に
示したコンデンサ結合回路に、所定の定電流を流
入又は流出させる為の電源としての定電流源I0
と、この定電流源I0のスイツチSW２とを付加す
ると共に撮像装置に組み込んだものである。第５
図中１は被写体、２は撮像光学系、３は撮像素
子、４はこの撮像素子を駆動するためのドライ
バ、５はこのドライバ４及びシーケンスコントロ
ール回路６に対する各種クロツク信号を供給する
クロツクジエネレータ、６は撮像装置全体のシー
ケンスを制御するシーケンスコントロール回路、
７は結合コンデンサＣを介した信号を記録に適し
た信号に変換する記録回路、８は記録ヘツド、９
は記録媒体、１０は記録媒体９を回転させるモー
タ、１１はこのモータを同期信号に同期して定
速、定位相で回転させる為のモータ制御回路、１
２は電源スイツチ、１３は撮像記録スイツチであ
る。定電流源I0の電流の方向は、次段入力電圧V2
に対して信号源電圧V1が高ければ流出する方向
とし、低ければ逆に流入する方向とする。また、
定電流Ｉの大きさは、スイツチSW２をONする
時間Tpと、各電圧V1，V2の電位差と結合コンデ
ンサＣの容量から、Ｉ＝Ｃ（V2−V1）／Tpと算出さ れ、時間Tpを短縮するためには定電流Ｉを大き
くすればよい。上記のような構成によつて、電源
スイツチ１２を投入した時刻t0後、電源立上り時
刻t1からTp＝Ｃ（V2−V1）／Ｉだけ、ハイレベルの パルスP2をスイツチSW２に与えてSW２をONさ
せている。従つて、バイアス電圧安定化時刻t2ま
での時間は、第２図に示した従来例の時間から大
幅に短縮され、速やかに安定した映像信号が得ら
れる。
施例に基づいて説明する。第５図は、この発明の
第１実施例の回路図、第６図はそのスイツチ制御
パルスP2に対する出力電圧Ｖの過渡特性図で、
それぞれ前記第１図および第２図と同一（相当）
構成要素は同一符号で示す。第５図は、第１図に
示したコンデンサ結合回路に、所定の定電流を流
入又は流出させる為の電源としての定電流源I0
と、この定電流源I0のスイツチSW２とを付加す
ると共に撮像装置に組み込んだものである。第５
図中１は被写体、２は撮像光学系、３は撮像素
子、４はこの撮像素子を駆動するためのドライ
バ、５はこのドライバ４及びシーケンスコントロ
ール回路６に対する各種クロツク信号を供給する
クロツクジエネレータ、６は撮像装置全体のシー
ケンスを制御するシーケンスコントロール回路、
７は結合コンデンサＣを介した信号を記録に適し
た信号に変換する記録回路、８は記録ヘツド、９
は記録媒体、１０は記録媒体９を回転させるモー
タ、１１はこのモータを同期信号に同期して定
速、定位相で回転させる為のモータ制御回路、１
２は電源スイツチ、１３は撮像記録スイツチであ
る。定電流源I0の電流の方向は、次段入力電圧V2
に対して信号源電圧V1が高ければ流出する方向
とし、低ければ逆に流入する方向とする。また、
定電流Ｉの大きさは、スイツチSW２をONする
時間Tpと、各電圧V1，V2の電位差と結合コンデ
ンサＣの容量から、Ｉ＝Ｃ（V2−V1）／Tpと算出さ れ、時間Tpを短縮するためには定電流Ｉを大き
くすればよい。上記のような構成によつて、電源
スイツチ１２を投入した時刻t0後、電源立上り時
刻t1からTp＝Ｃ（V2−V1）／Ｉだけ、ハイレベルの パルスP2をスイツチSW２に与えてSW２をONさ
せている。従つて、バイアス電圧安定化時刻t2ま
での時間は、第２図に示した従来例の時間から大
幅に短縮され、速やかに安定した映像信号が得ら
れる。
つぎに、第７図は本発明の第２実施例図、第８
図は、その各パルスP3，P4，P5に対する電圧Ｖ
の過渡特性図で、それぞれ前記第１図〜第６図と
同一（相当）構成要素は同一符号で示す。第７図
は、第３図に示したパルスクランプ回路に、クラ
ンプスイツチSW１を制御するパルスP3を用い、
このパルスP3は、水平ブランキング期間毎のク
ランクパルスP4と、電源スイツチ１２を投入後、
クランプスイツチSW１をONする時間t1〜t2の幅
Tpを有するパルスP5とをOR回路１４によつて論
理的に加えている。従つて、結合コンデンサであ
るクランプコンデンサＣは、電源投入時刻t0後、
前記時間Tpの期間の、小さい時定数で放電され
電源投入後、短時間で映像信号が安定する。なお
時間Tpはクランプ出力がクランプ電圧Vcpに安
定するのに必要な時間以上に設定すればよい。上
記のような構成によつて、電源投入時刻t0からの
クランプ電圧安定化時刻t2までの時間は、第４図
に示した従来例の時間から大幅に短縮され、速や
かに安定した映像信号が得られる。
図は、その各パルスP3，P4，P5に対する電圧Ｖ
の過渡特性図で、それぞれ前記第１図〜第６図と
同一（相当）構成要素は同一符号で示す。第７図
は、第３図に示したパルスクランプ回路に、クラ
ンプスイツチSW１を制御するパルスP3を用い、
このパルスP3は、水平ブランキング期間毎のク
ランクパルスP4と、電源スイツチ１２を投入後、
クランプスイツチSW１をONする時間t1〜t2の幅
Tpを有するパルスP5とをOR回路１４によつて論
理的に加えている。従つて、結合コンデンサであ
るクランプコンデンサＣは、電源投入時刻t0後、
前記時間Tpの期間の、小さい時定数で放電され
電源投入後、短時間で映像信号が安定する。なお
時間Tpはクランプ出力がクランプ電圧Vcpに安
定するのに必要な時間以上に設定すればよい。上
記のような構成によつて、電源投入時刻t0からの
クランプ電圧安定化時刻t2までの時間は、第４図
に示した従来例の時間から大幅に短縮され、速や
かに安定した映像信号が得られる。
以上のパルスクランプ回路において、他の実施
例として、クランプパルスP4の幅を、電源投入
時t0の直後に時間Tpだけ発生させるようクロツ
クジエネレータ５を構成しても同様の効果が得ら
れる。
例として、クランプパルスP4の幅を、電源投入
時t0の直後に時間Tpだけ発生させるようクロツ
クジエネレータ５を構成しても同様の効果が得ら
れる。
以上、実施例を用いて説明してきたように、本
発明によれば、従来のコンデンサ結合回路に、簡
易な回路を追加することにより、電源投入後、短
時間に安定した映像出力を得ることができるよう
になつた。
発明によれば、従来のコンデンサ結合回路に、簡
易な回路を追加することにより、電源投入後、短
時間に安定した映像出力を得ることができるよう
になつた。
第１図は従来のコンデンサ結合回路図の一例、
第２図はその出力電圧の過渡特性図、第３図は従
来のパルスクランプ回路図の一例、第４図はその
パルスに対する出力電圧の過渡特性図、第５図は
本発明の第一実施例図、第６図はそのパルスに対
する出力電圧の過渡特性図、第７図は本発明の第
２実施例図、第８図はその各パルスに対する出力
電圧の過渡特性図である。 Ｃ……結合コンデンサ、Ｖ……出力電圧、V1
……信号源電圧、１５……電源としてのクランプ
電圧源、P1，P4……クランプパルス、P2，P3，
P5……パルス、SW１……クランプスイツチ、
SW２……定電流源スイツチ、I0……電源として
の定電流源。
第２図はその出力電圧の過渡特性図、第３図は従
来のパルスクランプ回路図の一例、第４図はその
パルスに対する出力電圧の過渡特性図、第５図は
本発明の第一実施例図、第６図はそのパルスに対
する出力電圧の過渡特性図、第７図は本発明の第
２実施例図、第８図はその各パルスに対する出力
電圧の過渡特性図である。 Ｃ……結合コンデンサ、Ｖ……出力電圧、V1
……信号源電圧、１５……電源としてのクランプ
電圧源、P1，P4……クランプパルス、P2，P3，
P5……パルス、SW１……クランプスイツチ、
SW２……定電流源スイツチ、I0……電源として
の定電流源。
Claims (1)
- 【特許請求の範囲】 １ 装置に対して電源を投入するための電源スイ
ツチ１２と、 信号経路中に設けた結合コンデンサＣと、 前記結合コンデンサＣに接続された、前記電源
とは別の電源I0，１５と、 該別電源I0，１５と前記結合コンデンサの間に
設けた切り替えスイツチSW１，SW２と、 前記結合コンデンサＣを介した信号を水平ブラ
ンキング期間毎にクランプするためのクランプパ
ルスP1，P4を発生すると共に、前記電源スイツ
チ１２の動作直後t1〜t2に前記切り替えスイツチ
SW１，SW２を前記クランプパルスP1，P4より
長い期間Tpオンさせる為の制御信号P2，P5を発
生する制御手段５と を設けることにより、前記電源スイツチ１２の動
作直後に前記結合コンデンサＣに対し前記切り替
えスイツチSW１，SW２を介して前記別電源I0，
１５により急速に充電または放電を行なわせるよ
うにしたことを特徴とする撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211485A JPS6190574A (ja) | 1984-10-11 | 1984-10-11 | 撮像装置 |
| US06/784,843 US4682232A (en) | 1984-10-11 | 1985-10-04 | Capacitor coupled circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211485A JPS6190574A (ja) | 1984-10-11 | 1984-10-11 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6190574A JPS6190574A (ja) | 1986-05-08 |
| JPH0261191B2 true JPH0261191B2 (ja) | 1990-12-19 |
Family
ID=16606731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211485A Granted JPS6190574A (ja) | 1984-10-11 | 1984-10-11 | 撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4682232A (ja) |
| JP (1) | JPS6190574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021054239A1 (ja) * | 2019-09-19 | 2021-03-25 | 株式会社バンダイ | 模型部品、及び、模型部品の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576860B2 (ja) * | 1987-01-19 | 1997-01-29 | キヤノン株式会社 | 撮像装置 |
| JPH02233080A (ja) * | 1989-03-07 | 1990-09-14 | Fuji Photo Film Co Ltd | 電子スチルカメラ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452916A (en) * | 1977-10-05 | 1979-04-25 | Toshiba Corp | Dc level clamping circuit |
| DE3214756C2 (de) * | 1981-05-02 | 1991-10-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels |
| US4399466A (en) * | 1981-12-24 | 1983-08-16 | Calspan Corporation | Dark current compensating lens iris control |
| US4435730A (en) * | 1982-03-08 | 1984-03-06 | Rca Corporation | Low noise CCD output |
| US4498105A (en) * | 1982-05-27 | 1985-02-05 | Rca Corporation | Field-transfer CCD imagers with reference-black-level generation capability |
| US4549215A (en) * | 1983-04-07 | 1985-10-22 | Rca Corporation | Low noise black level reference for CCD imagers |
-
1984
- 1984-10-11 JP JP59211485A patent/JPS6190574A/ja active Granted
-
1985
- 1985-10-04 US US06/784,843 patent/US4682232A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021054239A1 (ja) * | 2019-09-19 | 2021-03-25 | 株式会社バンダイ | 模型部品、及び、模型部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6190574A (ja) | 1986-05-08 |
| US4682232A (en) | 1987-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019002A (ko) | 조합 회로 | |
| JPH07336610A (ja) | 撮像素子の電圧制御装置 | |
| US7830448B2 (en) | Imaging apparatus with protecting circuit for CCD | |
| JP3041288B2 (ja) | 撮像装置 | |
| JPH0261191B2 (ja) | ||
| US4665446A (en) | Magnetic recording and reproducing apparatus | |
| US6031351A (en) | Driving control circuit, driving control method and electronic equipment | |
| US5260790A (en) | Synchronizing signal separation device | |
| JPS6216088A (ja) | 直流モ−タの駆動回路 | |
| JPS594948B2 (ja) | モ−タノキドウソウチ | |
| GB2253535A (en) | Superimposing cicuit for a video apparatus | |
| JP2942055B2 (ja) | クランプ回路 | |
| JP2974319B2 (ja) | 電子機器 | |
| JP2942058B2 (ja) | クランプ回路 | |
| JPS63269872A (ja) | 撮像装置 | |
| JP2520152B2 (ja) | 磁気記録装置 | |
| JPH0837619A (ja) | ビデオ信号ミキシング装置 | |
| KR940000888B1 (ko) | 기록시간 가변제어가 가능한 기록재생장치 | |
| JPH05274787A (ja) | 自動利得制御回路 | |
| KR890000151Y1 (ko) | 동기신호 부재시의 의사동기신호 발생회로 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPH02100477A (ja) | 電子カメラの映像記録制御装置 | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| JP2593448B2 (ja) | 撮像装置 | |
| JPH0727836Y2 (ja) | モ−タ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |