JPH0258425A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は基準クロ７り発生器を用い任意の周波数のパル
ス列を発生させるパルス発生回路に関する。 （従来の技術〕 基準クロンク発生器を用いた従来のパルス発生回路の一
例を第３図に示す、第３図において、発生パルスｆ１　
は、基準クロンク発生器１によって発生する周波数

【の
パルス列を分周器２により分周器２の設定値ｎｌ　（ｎ
ｌは正の整数）で除した値ｒ、＝ｆ／ｎ＋　に分周する
。また別の例として第４図に示すように発生パルスＩｔ
　は、基準クロンク発生２３１からの周波数ｆのパルス
列にマルチプライヤ３によりその設定Ｗ　ｎ−をマルチ
プライヤ３によって定まる定数Ｎで除した値を乗する方
法もある。 〔発明が解決しようとする課題） 第３図に示すような回路では分周器２双の設定値が整数
のため高い周波数の分野では分解能が悪いという欠点が
あった０例えばクロック発生器１の発生するパルス周波
数ｆが　ＩＭＨｚの場合、ｎｌが２とすると発生周波数
ｒｌは　５ｋｌ［ｚ、ｎｌが３とすると発生周波数［１
は３３３．３ｋｌ［ｚとなり、３３３．３ｋ　ｌｌｚか
ら５００ｋＨｚの間の周波数は設定できない、また、１
ｋｌｌｚから１０ｋｌｌｚまで１ｋＨｚ刻みのパルス列
を発生させるためには１から１０までの最小公倍数２５
２０に七という高い周波数ｆを基準クロックとして発生
させる必要があった。また第４図に示す方法では、広い
範囲の周波数を求める場合、特に基準クロックの周波数
ｒが高く、かつ発生周波数ｆ、として低い周波数が必要
な場合、マルチプライヤ３が複数個必要となり、装置が
高価になるという欠点があった０例えば基準クロックの
周波数ｒがＩＭＩ（ｚの場合、周波数１ｋｌｌｚのパル
ス列を得るためにはマルチプライヤ３の設定値ｎ□を１
とする定数Ｎは＋００００であるからマルチプライヤ３
が１０進のものとすると４を必要となる。 本発明の目的は、高い周波数から低い周波数までの任な
の周波数のパルス列を発生するパルス発生回路を徒供す
ることにある。 Ｃ課題を解決するための手段〕 上述の課題を解決するため本発明は、基（杵クロック発
生器の出力を分周してパルス列を発生ずるパルス発生回
路において、前記基準クロック発生器からのパルス列を
分周する加算パルス用分周部と、前記５５　ｆ３．クロ
ック発生２：からのパルス列を分周しこの分周したパル
ス列をス）−／プ信号で制御７１する減算パルス用分周
部と、前記加算パルス用分周部と減算パルス用分周部の
両パルス列を加減算するパルス演算部を設けたものであ
る。 〔作用］ 基準クロック発生器により発生した周波数２ｆノパルス
列は加算パルス用分周部により、この分周部の設定値を
に１　として周波数ｒ／に、に分周される。また同時に
減算パルス用分周部により、この分周部の設定値をに２
として周波数ｒ　／　ｋｚに分周される。このとき減算
パルス用分周部の出力パルスはストンブｆＪ号で随時ス
トップすることができる。パルス６ｉｉ′ｎ部は、加算
パルス分周部がらの周波数ｒ　／に、のパルス列と減算
パルス用分周部からの周波数ｒ／によのパルス列とを油
算し、任、含の周ａ数ｆ、のパルス列を発する。 〔実施例〕 第１図は本発明によるパルス発生回路の実施例を示す結
線図である。第１図において、パルス発生回路は、基準
クロック発生器１、加算パルス用分周部４、減算パルス
用分周部５、パルス演算部６を備えている。加算パルス
用分周部４は■〕−ラ７チ７、アンドゲート８、インバ
ータ９、分周器１０を備え、このうちのＤ−ランチ７は
次に述べるＭ　）７パルス用分周部５と重複している。 クロック発生２Ｘ　１の出力端はＤ−ランチ７のＣＬＫ
入力端に接続され、Ｄ−ラ、チアの頁出力端はそのＤ端
子に接続され、Ｄ−ラッチ７のＱ出力端はアンドゲート
８の一方の入力端に接続されている。７ノ１ケ゛−ト８
の他方の入力、瑞にはインバータ９を介してｊＪ　Ｙｆ
！クロック発ノＬ　２Ｎ　［の出力・瑞が接続され、ア
ントゲート８の出力端は分明２３］Ｏの入力端に接続さ
れている。減算パルス用分周部５は、Ｄ〜ラッチ７、分
周２ＳＩＩ、インバータ　１２を備え、既ニ述べたクロ
ックパルス１の出力犀１に接続されたＤ−ラッチ７のＱ
出力端が分周器１１　に接続されている。この分周２Ｈ
＋１　はストップ端子Ｓを備え、この端子Ｓに入力する
ローレベルの（３号により出力パルスを停止して分周器
１０の出力をローレベルの信号にすることができる。こ
の分周２＝１１　の出力端はインバータ　１２に接続さ
れ、インパーク　１２の出力・鳩と分周器ｌＯの出力端
がパルス演算部６すなわちアンドゲート１３に接続され
ている。このアンドゲート１３の出力端がこのパルス発
生器の出力端である。 このパルス発生器の動作を第２図に示す波形図を参照し
ながら説明する。クロック発生２Ｘ　Ｉの出力パルス２
ｒ、はＤ−ラッチ７で２のｒｌに分周されてアンドゲー
ト８の一方の入力端に入力する。 インバータ９の出力パルス「、はパルス列２ｆｌを反転
したパルス列にアンドゲート８の他方の入力端に入力す
るからその出力パルスｒ、はパルス「１　とパルスｆ、
が同時に出力したときであり、このパルス列「、はさら
に分周器１０で分周設定値ｎｅｏがｌＯとすれば入力パ
ルス１０個に入力パルスと同じ幅の１個のパルスを発す
る。すなわち分周器１０は周波数ｆａ／ｒｌ＋。のパル
ス列を発し、アンドゲート１３の一方の入力端に人力す
る。分周器■１　はストップ信号端Ｓの信号がローレベ
ルのとき分周３１１　の出力は常にローレベルでインバ
ータ　１２の出力は常にハイレベルになるから、アンド
ゲー）　　１３の出力パルスの周波数１．は分周２Ｓ１
０の出力パルス周波数と等しくｒａ／ｎ＋。となる、ま
たストップ信号がパイレベルのとき分周器１１　からは
その設定値をｎｉｌとずれば周波数ｒｌ／ｎ１１のパル
ス列が発し、分周器１１　からのパルス列はインパーク
　】２で反転されて周波数ｆ１／ｎ１１だけ遮断される
からアントゲ−）　　１３からの出力パルス数ｒ、は周
波数Ｉｓ／ｎ＋。と周波数ｒｌ／ｎｌ＋との差となる。 このようにして高い１４波数から低い周波＃！！まで任
☆の周波数のパルス列を発生できる。例えばＩｋｌｌｚ
から１ｏｋｌ［ｚまでｌ　ｋ　ｌｌｚ　６１１みのパル
ス列を発生させるためには拮！Ｖ７１：’１ツクの周波
数［を２４ｋｌｌｚとし、第１ｋに示すＬうな設定で求
められる。 第　　１　　表 すなわち、目標周波数ｆ、が１ｋｌｌｚのときは加算パ
ルス用分周部４の設定（ａ　ｎ　＋。を「２４」とし減
算パルス用分周部５の設定（ａｎｚはストップ信号を“
Ｌ”とする、このようにして目標周波数ｆ、がｌ〜４ｋ
Ｈｚの間は分周器ＩＯの設定値ｎ＋ａをそれぞれｒ１２
．　　ｒ１２．　　ｒ８．　　ｒ６Ｊとし、目標周波数
「、が６ｋｔｌｚのときは設定値ｎｌＯを’４」、８ｋ
Ｈｚのときは設定値ｎｅｏを「３」とし、分周２３１１
　の設定（１ｎ、、はストップ信号を”Ｌ”とする、ま
た目標周波数［、が５．　７．　９．　ｌ０ｋｌｌｚの
ときは設定（直ｎ１゜をそれぞれ’４Ｊ　　ｒ３」　’
９Ｊ　　’２Ｊ　　’２Ｊとし、これに対する設定値ｎ
、をそれぞれ「２イ」ｒ２４．　　ｒ　８　、　　ｒ１
２．とすればよい。 〔発明の効果〕 本発明によれば、パルス分周器を加算用と減算用の２種
類設け、加算パルス用周波数から減算パルス用周波数を
減算するから高い周波数から低い周波数までの範囲で、
任意の周波数のパルス列を発生させることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明によるパルス発生回路の一実施例を示す
結線図、第２図は第１図の動作を説明する波形図、第３
図および第４図はそれぞれ従来のパルス発生回路のブロ
ック図である。 １・・・基草クロック発生器、４・・・加算パルス用分
局部、５・・・減算パルス用分周部、６・・・パルス演
算ｙ５１　凶 Ｌ　２　閾

Claims (1)

【特許請求の範囲】
1. １）基準クロック発生器の出力を分周してパルス列を発
   生するパルス発生回路において、前記基準クロック発生
   器からのパルス列を分周する加算パルス用分周部と、前
   記基準クロック発生器からのパルス列を分周しこの分周
   したパルス列をストップ信号で制御する減算パルス用分
   周部と、前記加算パルス用分周部と減算パルス用分周部
   の両パルス列を加減算するパルス演算部を設けたことを
   特徴とするパルス発生回路。