JPH0256104A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH0256104A JPH0256104A JP20770188A JP20770188A JPH0256104A JP H0256104 A JPH0256104 A JP H0256104A JP 20770188 A JP20770188 A JP 20770188A JP 20770188 A JP20770188 A JP 20770188A JP H0256104 A JPH0256104 A JP H0256104A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- current
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、を界効果トランジスタを用いた発振回路の
電界効果トランジスタ経時変動による直流バイアス変動
、ＲＦ出力レベル変動を補償するバイアス回路に関する
ものである。
電界効果トランジスタ経時変動による直流バイアス変動
、ＲＦ出力レベル変動を補償するバイアス回路に関する
ものである。
第２図は従来の発振回路のバイアス回路を示す図であシ
、（ｌ）は電界効果トランジスタ（２）をドレイン接地
した発振回路、 （２ａ）、（２ｂ）及び（２ｃ）は
電界効果トランジスタ（２］のドレイン端子、ゲート端
子。
、（ｌ）は電界効果トランジスタ（２）をドレイン接地
した発振回路、 （２ａ）、（２ｂ）及び（２ｃ）は
電界効果トランジスタ（２］のドレイン端子、ゲート端
子。
及びソース端子、（３）は発振回路＋１１のＲＦ’出力
端子。
端子。
（４１，（５１は電界効果トランジスタ（２）から漏え
いするＲＦ信号を阻止する第１及び第２のチョーク、（
６）〜（８）は電界効果トランジスタ（２）に直流動作
電圧。
いするＲＦ信号を阻止する第１及び第２のチョーク、（
６）〜（８）は電界効果トランジスタ（２）に直流動作
電圧。
電流を設定する第１〜第３の抵抗、（９）はマイナス電
圧端子である。
圧端子である。
次に動作について説明する。電界効果トランジスタ（２
）のゲート端子（２ｂ）には、マイナス電圧端子（９）
からの直流電圧が第１の抵抗と第３の抵抗により分割さ
れて印加される。
）のゲート端子（２ｂ）には、マイナス電圧端子（９）
からの直流電圧が第１の抵抗と第３の抵抗により分割さ
れて印加される。
電界効果トランジスタ（２）のソース端子（２ｃ）には
。
。
マイナス電圧端子（９）からの直流入力が第２の抵抗に
より負荷制限されて、直流入力される。
より負荷制限されて、直流入力される。
従来のバイアス回路は以上のように構成されているので
、電界効果トランジスタ（２）の経時変動に伴うゲート
・ソース間のビンチオ電圧変動によシ。
、電界効果トランジスタ（２）の経時変動に伴うゲート
・ソース間のビンチオ電圧変動によシ。
ソース端子（２ｃ）の電圧、電流は変動し２発振回路（
１）のＲＦ出力端子（３）の出力が変動するなどの課題
があった。
１）のＲＦ出力端子（３）の出力が変動するなどの課題
があった。
この発明は上記のような課題を解決するためになされた
もので、１！界効果トランジスタ（２ンのソース端子（
２ｃ）電圧、電流を一定に保つとともに１発振回路ｔｌ
ｌのＲＦ出力端子（３）出力を一定にできるバイアス回
路を得ることを目的とする。
もので、１！界効果トランジスタ（２ンのソース端子（
２ｃ）電圧、電流を一定に保つとともに１発振回路ｔｌ
ｌのＲＦ出力端子（３）出力を一定にできるバイアス回
路を得ることを目的とする。
この発明に係るバイアス回路は、ゲート端子。
ドレイン端子につながるチョークの他方端に、新たな制
御用トランジスタのコレクタ端子、ベース端子をつなぐ
とともに、一方端を前記制御用トランジスタのエミッタ
端子、及びベース端子につないで、他方端をマイナス電
圧端子につながる抵抗を設けるとともに、一方端を前記
コレクタ端子につないで、他方端を接地した抵抗とを設
けたものである。
御用トランジスタのコレクタ端子、ベース端子をつなぐ
とともに、一方端を前記制御用トランジスタのエミッタ
端子、及びベース端子につないで、他方端をマイナス電
圧端子につながる抵抗を設けるとともに、一方端を前記
コレクタ端子につないで、他方端を接地した抵抗とを設
けたものである。
この発明におけるバイアス回路は、上記の構成とするこ
とにより、電界効果トランジスタのゲート端子電圧は、
ソース端子電圧、電流が一定となるように制御される。
とにより、電界効果トランジスタのゲート端子電圧は、
ソース端子電圧、電流が一定となるように制御される。
また、ソース端子電圧、電流は一定となるため。
ＲＦ出力端子出力は一定となるよう制御される。
以下、この発明の一実施例を図について説明する。
第１図において、（ｌ）〜（９）は上記従来図と同一の
ものであり、 （１０は制御用トランジスタである。
ものであり、 （１０は制御用トランジスタである。
次に、動作について説明する。電界効果トランジスタ（
２）のソース端子（２ｃ）電流が増大すると、第２の抵
抗（７）の端子電圧は上昇し、制御用トランジスタαＧ
のベース・エミッタ間電圧は上昇して、制御用トランジ
スタｆｉ（Ｉのコレクタ電流は増大する。
２）のソース端子（２ｃ）電流が増大すると、第２の抵
抗（７）の端子電圧は上昇し、制御用トランジスタαＧ
のベース・エミッタ間電圧は上昇して、制御用トランジ
スタｆｉ（Ｉのコレクタ電流は増大する。
前記コレクタ電流が増大すると、第３の抵抗（８］の端
子電圧は上昇し、電界効果トランジスタのゲート・ソー
ス間電圧は深くバイアスされ、ソース端子（２ｃ）の電
流は減少して負帰還回路が構成される。
子電圧は上昇し、電界効果トランジスタのゲート・ソー
ス間電圧は深くバイアスされ、ソース端子（２ｃ）の電
流は減少して負帰還回路が構成される。
Ｆｌに、電界効果トランジスタ（２）のソース端子（２
ｃ）電流が減少すると、ゲート・ソース間電圧は浅くな
るようにバイアスされ、ソース端子（２ｃ）の電流は増
大して負帰還回路が構成される。
ｃ）電流が減少すると、ゲート・ソース間電圧は浅くな
るようにバイアスされ、ソース端子（２ｃ）の電流は増
大して負帰還回路が構成される。
以上説明したように、制御用トランジスタσＧによシ、
電界効果トランジスタ（２）に負帰還がかかるように制
御され、電界効果トランジスタの経時変動、ピンチオフ
電圧変動に伴いソース端子（２ｃ）の電圧、電流が変動
しようとしても、負帰還回路の構成によシ、ソース端子
（２ｃ）の電圧、電流は一定に保たれる。また、ソース
端子（２ｃ）電圧、電流が一定に保たれるため、ＲＦ出
力端子（３）出力は一定に保たれる。
電界効果トランジスタ（２）に負帰還がかかるように制
御され、電界効果トランジスタの経時変動、ピンチオフ
電圧変動に伴いソース端子（２ｃ）の電圧、電流が変動
しようとしても、負帰還回路の構成によシ、ソース端子
（２ｃ）の電圧、電流は一定に保たれる。また、ソース
端子（２ｃ）電圧、電流が一定に保たれるため、ＲＦ出
力端子（３）出力は一定に保たれる。
以上のよ５に、この発明によれば、上記に示す制御用ト
ランジスタの追加によシ、電界効果トランジスタのバイ
アス回路は負帰還回路として動作するため、ソース端子
電圧、電流は一定に保たれるとともに２発振回路のＲＦ
出力は一定に保たれるという効果がある。
ランジスタの追加によシ、電界効果トランジスタのバイ
アス回路は負帰還回路として動作するため、ソース端子
電圧、電流は一定に保たれるとともに２発振回路のＲＦ
出力は一定に保たれるという効果がある。
第１図はこの発明の一実施例を示す図、第２図は従来の
発振回路のバイアス回路を示す図であシ。 （１）は発振回路、（２）は電界効果トランジスタ、（
３）はＲＦ出力端子、 （４１，＋５）はチョーク、（
６）〜（８）は抵抗。 （９）はマイナス電圧端子、αＧは制御用トランジスタ
である。 なお２図中、同一符号は同一、又は相当部分を示す。
発振回路のバイアス回路を示す図であシ。 （１）は発振回路、（２）は電界効果トランジスタ、（
３）はＲＦ出力端子、 （４１，＋５）はチョーク、（
６）〜（８）は抵抗。 （９）はマイナス電圧端子、αＧは制御用トランジスタ
である。 なお２図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 電界効果トランジスタのドレイン端子を接地した発振回
路において、一方端が前記電界効果トランジスタのゲー
ト端子、及びソース端子の各々につながるとともに、他
方端が、それぞれ制御用トランジスタのコレクタ端子、
ベース端子につながるチョークを設け、かつ、一方端が
前記制御用トランジスタのエミッタ端子、及びベース端
子の各々につながるとともに、他方端が、それぞれマイ
ナス電圧端子につながる抵抗を設け、かつ、一方端が前
記制御用トランジスタのコレクタ端子につながるととも
に、他方端が接地された抵抗とを備えたことを特徴とす
るバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20770188A JPH0256104A (ja) | 1988-08-22 | 1988-08-22 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20770188A JPH0256104A (ja) | 1988-08-22 | 1988-08-22 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0256104A true JPH0256104A (ja) | 1990-02-26 |
Family
ID=16544137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20770188A Pending JPH0256104A (ja) | 1988-08-22 | 1988-08-22 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0256104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7949545B1 (en) | 2004-05-03 | 2011-05-24 | The Medical RecordBank, Inc. | Method and apparatus for providing a centralized medical record system |
-
1988
- 1988-08-22 JP JP20770188A patent/JPH0256104A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7949545B1 (en) | 2004-05-03 | 2011-05-24 | The Medical RecordBank, Inc. | Method and apparatus for providing a centralized medical record system |
| US8239218B1 (en) | 2004-05-03 | 2012-08-07 | The Medical RecordBank, Inc. | Method and apparatus for providing a centralized medical record system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949054A (en) | Temperature stable oscillator | |
| US4004244A (en) | Dynamic current supply | |
| JPH0654455B2 (ja) | 整合電流源 | |
| JPS6119134B2 (ja) | ||
| JPH0256104A (ja) | バイアス回路 | |
| US7030669B2 (en) | Circuit to linearize gain of a voltage controlled oscillator over wide frequency range | |
| JPH0746051A (ja) | Ｆｅｔのバイアス回路 | |
| JPS6221049Y2 (ja) | ||
| JPS6019373Y2 (ja) | 増幅回路 | |
| JPS602672Y2 (ja) | 半導体集積回路装置 | |
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| SU428528A1 (ru) | Эмиттерный повторитель1 | |
| JPH0311682B2 (ja) | ||
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS63131708A (ja) | クリツプ回路 | |
| JPS6016101Y2 (ja) | ミュ−ティング回路 | |
| JPH0153928B2 (ja) | ||
| JPS604031U (ja) | オ−トスキヤンストツプレベル設定回路 | |
| JPS62110308A (ja) | 高周波利得制御回路 | |
| JPS6225287B2 (ja) | ||
| JPH0312487B2 (ja) | ||
| JPH0570970B2 (ja) | ||
| JPS644695B2 (ja) | ||
| JPS6124325A (ja) | スイツチング回路 |