JPH0255967B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は多重通信システムに使用する凝似雑
音符号（Pseudo Noise符号、以下単にPN符号
という）の中で、特にＭ系列（Maximum
length sequence、最大長系列）を発生させるＭ
系列発生装置に関するもので、部品点数を増やす
ことなく効率的に任意の遅延特性を有するＭ系列
を発生させることのできる装置に係る。 近年PN符号を用いた多重通信システムの研究
が盛に行なわれてきている。このようなPN符号
の系列としては現在４種類程度知られているが、
これらの系列のうちＭ系列はシフトレジスタを用
いて容易に生成できるので実用上最も重要視され
ている。ところで多重通信システムで用いるＭ系
列を選定するためには、予め多数個のＭ系列間の
相関特性を試験し、特性の良好なものを選ぶ必要
がある。このためにはまず基準となるＭ系列（以
下基準系列という）に対して任意の遅延特性を有
するＭ系列（以下遅延系列という）を生成するこ
とが必要とされる。 そしてこのような遅延系列を発生させる従来の
装置としては、複数個のシフトレジスタを何段か
カスケードに接続して所望の遅延時間に相当する
タツプから遅延系列を取り出すようにしたものが
ある。 しかしながらこのような従来の装置にあつて
は、遅延時間が長くなるにつれて必要とするシフ
トレジスタの数がかなり増大してしまうため装置
構成上実用的とは言えないという問題点があつ
た。また遅延時間を変更するためには遅延系列出
力端子をその都度入れ換えなければならず操作性
が悪いという問題点があつた。 この発明はこのような従来の問題点を解決する
ことを目的としている。 以下この発明を図面に基づいて説明する。第１
図〜第４図はこの発明の実施例を示す図である。 まず全体構成を説明すると、第１図に示すよう
に基準Ｍ系列信号ｍ（ｋ）を発生する基準Ｍ系列
信号発生回路U₁、所要の遅延時間（ｄ）等の設
定操作を行ないこの遅延時間値（ｄ）に対応した
後述のｎ次元ベクトルＱを演算する演算回路U₂、
基準Ｍ系列信号ｍ（ｋ）における状態ベクトルＸ
（ｋ）ならびに演算回路U₂の出力ベクトルＱの内
積演算をして遅延Ｍ系列信号ｍ（ｋ−ｄ）を出力
する内積回路U₃、および基準Ｍ系列信号ｍ（ｋ）
ならびに遅延Ｍ系列信号ｍ（ｋ−ｄ）の両信号を
CLOCKに同期させてとり出すための同期回路U₄
を主体として構成されている。同図中２は
RESET信号入力端子、３はCLOCK信号入力端
子、４は基準系列信号出力端子、５は遅延系列信
号出力端子である。 そして基準Ｍ系列信号発生回路U₁には、第２
図に示すように縦続接続した複数個のシフトレジ
スタSR₁〜SR_oと、各シフトレジスタSR₁〜SR_o
の出力を初段のシフトレジスタSR₁に帰還するた
めの帰還系回路が並設されている。帰還系回路
は、排他的オア回路EOR₁〜EOR_o-1およびアン
ドゲートAND₁〜AND_oにより構成される。h₁〜
h_oはアンドゲートAND₁〜AND_oの開閉を制御す
るための入力端子で演算回路U₂に接続される。
T₁〜T_oはこの基準Ｍ系列信号発生回路U₁におけ
る各出力端子で、基準系列出力はこれらの出力端
子T₁〜T_oのいずれからでも取り出すことができ
る。 また演算回路U₂には第４図に示すように入力
手段たるキーボードＫ、マイクロプロセツサU₂a
およびインターフエース回路U₂bが備えられてい
る。キーボードＫは所要の基準系列を発生させる
ために必要とするシフトレジスタの段数ｎの設定
および帰還系回路の制御端子h₁〜h_oのレベルの設
定を行ない、これらの設定信号を基準Ｍ系列信号
発生回路U₁に向けて送出する。またキーボード
Ｋは所要の遅延系列を発生させるための遅延時間
ｄの設定を行なう。マイクロプロセツサU₂aはこ
の設定された遅延時間ｄに基づいて後述のベクト
ルＱを演算する。 次いで内積回路U₃には第３図に示すように乗
算用のアンドゲートAND₁′〜AND_o′、および加
算用の排他的オアゲートEOR₂′〜EOR_o′がそれぞ
れ所要の複数個備えられている。各アンドゲート
AND₁′〜AND_o′における入力端子には、基準Ｍ
系列信号発生回路U₁における対応した出力端子
T₁〜T_o、および演算回路における出力ベクトル
Ｑの各出力端子がそれぞれ導かれている。 次に各構成回路の原理作用を説明することによ
り、その構成をさらに詳細に説明する。 まず第２図により基準Ｍ系列信号発生回路U₁
を説明する。同図において制御入力端子h_j（ｊ＝
１，…，ｎ）は、基準系列のパターンをどのよう
に選ぶかによりキーボードＫからの設定信号によ
つて“Ｈ”レベルまたは“Ｌ”レベルに設定され
るもので、ここでは hj△＝１（“Ｈ”レベル時） ０（“Ｌ”レベル時） … ただしh_o＝１（常に“Ｈ”レベル） と定義する。なおｎはシフトレジスタSR₁〜SR_o
の数を表わしている。基準系列出力は、前記のよ
うに出力端子T₁〜T_oのいずれから取り出しても
よい（位相が異なるのみで符号パターンは同じ）
が、ここでは出力端子T₁から取り出すものとす
る。 さて、各シフトレジスタSR₁〜SR_oは１ビツト
の遅延線と考えることができるので、第１のシフ
トレジスタSR₁への入力信号をｘ（ｋ）（ｋは離散
時間を表わす）とすれば、各シフトレジスタSR₁
〜SR_oの出力信号は、 SR₁の出力信号＝ｘ（ｋ−１） SR₂の出力信号＝ｘ（ｋ−２） 〓 SR_oの出力信号＝ｘ（ｋ−ｎ） となる。したがつてｘ（ｋ）は ｘ（ｋ）＝h₁x（ｋ−１）＋h₂x（ｋ−２） ＋…＋h_oｘ（ｋ−ｎ） ＝_o 〓^j=1 hjx（ｋ−ｊ） ただし、h_o＝１ と表現することができる。そこでいま次のような
変数変換を行なう。 ｘ（ｋ−１）△＝x₁（ｋ） ｘ（ｋ−２）△＝x₂（ｋ） 〓 〓 ｘ（ｋ−ｎ）△＝x_o（ｋ） 即ち、 ｘ（ｋ−ｊ）△＝xj（ｋ）（ｊ＝１，…，ｎ） … とする。このとき前記式は ｘ（ｋ）＝x₁（ｋ＋１）＝_o 〓^j=1 h_jx_j（ｋ） … ただしh_o＝１ となり、また x₂（ｋ＋１）＝x₁（ｋ） x₃（ｋ＋１）＝x₂（ｋ） 〓 〓 x_o（ｋ＋１）＝x_o-1（ｋ） … なる関係のあることが分る。そして上記式を
ベクトルと行列を用いて表現すれば次式を得る。 Ｘ（ｋ＋１）＝AX（ｋ） … ただし Ｘ（ｋ）＝x₁（ｋ） x₂（ｋ） 〓 x_o（ｋ）Ａ＝h₁h₂…h_o-1 I_o-1 １ Ｏ 〓 Ｏ … である（I_o-1は（ｎ−１）×（ｎ−１）の単位行
列）。 上記式は、基準系列に関する状態方程式を表
わしており、Ｘ（ｋ）は状態ベクトル、Ａは状態
遷移行列である。 基準系列を生成する場合、状態ベクトルＸ（ｋ）
が０／ベクトルとなることはないので、式を次の
ように書き改める。 Ｘ（ｋ＋１）＝AX（ｋ），Ｘ（０／）≠０／ …′ さて、ここでは前記のように基準系列出力を第
２図の出力端子T₁から取り出すこととしている
から、次のようなｎ次元定数ベクトルＰ Ｐ＝p₁ p₂ 〓 p_o＝１ ０／ 〓 ０／ … を用いて、基準系列出力ｍ（ｋ）（＝x₁（ｋ））は ｍ（ｋ）＝x₁（ｋ） ＝P^T・Ｘ（ｋ） … と書き表わすことができ（Ｔは転置を表わす）、
基準Ｍ系列信号発生回路U₁からはこの式で表
わされるような基準系列信号ｍ（ｋ）を出力する。 次に第３図により内積回路U₃を説明する。 基準Ｍ系列信号ｍ（ｋ）をｄビツトだけ遅延さ
せた遅延Ｍ系列信号ｍ（ｋ−ｄ）は式より ｍ（ｋ−ｄ）＝x₁（ｋ−ｄ） ＝P^T・Ｘ（ｋ−ｄ） … と書くことができる。ところで′式よりＸ（ｋ−
ｄ）は Ｘ（ｋ−ｄ）＝A^-d・Ｘ（ｋ） … となるから、前記式は ｍ（ｋ−ｄ）＝P^T・A^-d・Ｘ（ｋ） ＝｛（A^-d）^T・Ｐ｝^T・Ｘ（ｋ） … となる。即ち Ｑ△＝q₁ q₂ 〓 q_o＝（A^-d）^T・ｐ … Ｑはｎ次元ベクトル とおけばｍ（ｋ−ｄ）は ｍ（ｋ−ｄ）＝Q^T・Ｘ（ｋ） … と表わされ、基準Ｍ系列信号ｍ（ｋ）をｄビツト
だけ遅延させた遅延Ｍ系列信号ｍ（ｋ−ｄ）を得
るには、基準系列の状態ベクトルＸ（ｋ）と式
で定義されるｎ次元ベクトルＱの内積をとればよ
いことがわかる。内積回路U₃はこのような内積
操作をするもので、式に示す内積操作のうち、
乗算操作を各アンドゲートAND′₁〜AND′_oで行
ない、加算操作を各排他的オアゲートEOR′₂〜
EOR′_oで行なわせている。 次いで第４図により演算回路U₂を説明する。 演算回路U₂におけるキーボードＫは、基準Ｍ
系列信号発生回路U₁におけるシフトレジスタSR₁
〜SR_oのうち必要とする段数ｎの設定、制御入力
端子h_jのレベルの設定、および出力される遅延系
列の遅延時間ｄ等の諸設定を行なう。そしてこの
ような遅延時間ｄの設定に伴つてマイクロプロセ
ツサU_2aで前記式で示されるベクトルＱの演算
を行なう。 以下においてベクトルＱを演算するための方法
を２例示す。 〈ベクトルＱの演算方法（）〉 Ｍ系列の性質より次式が成り立つ。 A^-d＝A^N-d … ただし、ＮはＭ系列の符号長で Ｎ＝2ⁿ−１ … である。 よつて、式のＱは式より Ｑ＝（A^N-d）^T・Ｐ となり、次のようなアルゴリズムで計算できる。

【表】 STEP（Ｉ）−１のA^N-dの計算アルゴリズムをフ
ローチヤートで第５図に示す。 〈ベクトルＱの演算方法（）〉 今、式の行列Ａに対して次のような関係にあ
る行列Ｂを考える。 Ｂ＝（A^-1）^T … 式の関係を満たすような行列Ｂは、Ａが同伴
形式となつていることから容易に求めることがで
き Ｂ＝０ ０ … ０ I_o-1 １ h₁ 〓 h_o-1 … となる。 さて、式より A^-d＝（B^T）^d ＝（B^d）^T … が成立するから、式のＱは Ｑ＝B^d・Ｐ … となり次のようなアルゴリズムで計算できる。

【表】 (B^ｍ−１の第1列)＋○Σ h_ｌ−１・(B^ｍ−１の
第l〓〓〓
^ｌ＝２

Claims (1)

1. 【特許請求の範囲】 １ 縦続接続した複数ｎ個のシフトレジスタ、お
   よび当該各シフトレジスタの出力を初段のシフト
   レジスタに帰還する帰還系回路を備えて基準Ｍ系
   列信号ｍ（ｋ）を出力する基準Ｍ系列発生回路と、 入力手段およびマイクロプロセツサを備え、前
   記入力手段による所要の遅延時間ｄの設定入力に
   伴い前記マイクロプロセツサによつて前記ｄに対
   応したｎ次元ベクトル信号 Ｑ（Ｑ△＝q₁ q₂ 〓 qn＝（A^-d）^T・Ｐ）を演算する 演算回路と、 なお、Ｔは行列の転置、またＡは上記基準Ｍ系
   列信号発生回路における帰還系回路に対応して定
   まる次のようなｎ×ｎ行列 Ａ＝h₁h₂h₃……h_o-1 I_h-1 １ Ｏ 〓 Ｏ I_o-1は（ｎ−１）ｘ（ｎ−１）の単位行列、h₁、
   h₂、h₃……h_o-1は１または０の上記帰還系回路の
   帰還設定信号、Ｐはｎ時限定数ベクトルを表わ
   す。 乗算用および加算用の各ゲート回路を複数個備
   えて上記基準Ｍ系列信号発生回路の各シフトレジ
   スタ出力たるｎ次元ベクトル信号Ｘ（ｋ）と上記
   ｎ次元ベクトル信号Ｑとの内積演算をして遅延Ｍ
   系列信号ｍ（ｋ−ｄ）を出力する内積回路とを具
   備してなることを特徴とするＭ系列発生装置。