JPH0255439A - タイミングクロック抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 光フアイバ通信や光デイスク等光信号を扱う装置におい
て、その光受信装置のタイミングクロック抽出回路に関
し、 調整操作が簡単な、集積回路を使用したタイミングクロ
ック抽出回路を提供することを目的とし、（１１対向す
る２個のトランジスタのエミッタに所定の電流を流す定
電流源が接続され、２個のトランジスタのエミッタ間が
所定の容量値を有するコンデンサで結合され、２個のト
ランジスタのベースに互いに逆位相の信号を入力して、
トランジスタのコレクタから出力信号を得るように構成
する、又、（２）トランジスタのエミッタに所定の電流
を流す定電流源が接続され、エミッタとアース間に所定
の容量値を有するコンデンサが付加され、トランジスタ
のベースに信号を入力してトランジスタのコレクタから
出力信号を得るように構成する。

〔産業上の利用分野〕

本発明は、光フアイバ通信や光デイスク等光信号を扱う
装置において、その光受信装置のタイミングクロック抽
出回路の改良に関するものである。

この際、調整操作が簡単な、集積回路を使用したタイミ
ングクロック抽出回路が要望されている。

〔従来の技術〕

第６図は一例の光信号受信回路の構成を示すブロック図
である。

第７図は一例のタイミング回路の構成を示すブロック図
である。

第８図は従来例の回路の構成を示すブロック図及びタイ
ムチャートである。

第６図において、光信号を例えばアバランシェ・ホトダ
イオードのような受光素子１に入力して電気信号に変換
し、出力を等化増幅器２に加えて信号の増幅を行う。こ
の出力を識別回路３及びタイミング回路４に加える。そ
してタイミング回路４において抽出したタイミングクロ
ックにより、識別回路３において例えばデータの“】′
”と“０”の識別を行う。

今、光信号がＮＲＺ（Ｎｏｎ　Ｒｅｔｕｒｎ　ｔｏ　Ｚ
ｅｒｏ）信号の場合、本来そのビット周波数のスペクト
ルは存在しないため、受光素子１で電気信号に変換した
受信信号をそのままタイミング回路４内のフィルタ（図
示しない）に入力しても、データ識別に使用可能なタイ
ミングクロックを得ることができない。

このため、第７図に示すような非線形抽出回路５を使用
してクロックのスペクトル成分を作り出す必要がある。

これに対して従来は第８図（その１）又は（その２）に
示す非線形抽出回路を使用していた。以下にそれぞれに
ついて説明する。

第８図（その１）は片側接地された同軸線路８又はスト
リップライン（図示しない）からの反射波を利用する方
法である。同図（ａ）に示す波形折り返し回路９の入力
部に、長さが入力信号の波長（λとする）の１７４の同
軸線路８の一端Ｃを接続し、他端を接地する。同軸線路
８の一端Ｃに入力するＮＲＺの信号波形を同図（ｂ）に
■で示す波形とする時、同軸線路８を介してアースで反
射してＣに達した波形は同図（ｂ）に点線で示す波形■
”　となる。

■及び■”の波形が波形折り返し回路９の入力部で合成
され、同図（ｂｌに■で示す波形が波形折り返し回路９
に入力される。波形折り返し回路９において、入力波形
■の負の部分（“−１”）の波形の符号を反転すること
により、同図（ｂｌの■に示すクロックパルスの成分が
得られる。この出力■を第７図に示すクロック周波数成
分を通す狭帯域フィルタ６を介してリミッタアンプ７に
加えることにより、タイミングクロックを得る。尚、第
８図（その１）（ｂ）の■に示す波形は、同図■の入力
波形を微分した波形となっている。

又、第８図（その２）（ａｌに示す回路は遅延回路１０
を使用する構成であり、同図（ｂｌの■に示すＮＲＺの
入力信号を分岐して一方を遅延回路１０に加え、他方を
排他的論理和回路（以下ＥＸ−ＯＲ回路と称する）１１
の一方の入力端子に加える。遅延回路１０に加えた信号
は同図（ｂｌの■に示すように位相をλ／２遅延して出
力し、Ｅ　Ｘ　−ＯＩｆ回路１１の他方の入力端子に加
えられる。

ＥＸ−ＯＲ回路、１１は２つの入力値が共に１″”又は
“０″の時“０″を出力し、２つの入力値が“１′″と
“０”の時にはパ１”を出力する性質を存する。この結
果、ＥＸ−０１？回路１１からは同図ｆｂ）の■に示す
ようなりロックパルス成分が得られる。（同図（ｂｌの
■に示す波形は全体を反転した場合を示している）。

ＥＸ−ＯＲ回路１１の出力■を第８図（その１）の場合
と同様に、第７図に示す狭帯域フィルタ６を介してリミ
ッタアンプ７に加えることにより、タイミングクロック
を得る。

〔発明が解決しようとする課題〕 しかしなから上述の第８図（その１）の回路においては
入力信号のビットレートの変化に対応して同軸の長さを
調節する必要があるが、＋１１ビツトレートが高くなる
につれて（例えば数Ｇ　ｂ／ｓ以上）細かな長さ調整が
必要となり、調整操作が困難である、（２）同軸が固定
長のため、ビットレートの違いによってそれぞれ取り替
える必要があり、操作が面倒であるという問題点があっ
た。

又、同図（その２）の回路においては遅延回路の遅延量
の調整が必要であるが、広い範囲でデータの遅延量を調
整できるような遅延回路を構成することは、特に信号の
伝送速度が速い場合には困難であるという問題点があっ
た。

したがって本発明の目的は、調整操作が簡単な、集積回
路を使用したタイミングクロック抽出回路を提供するこ
とにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路構成によって解決される
。

即ち第１図（その１）において、対向する２個のトラン
ジスタ１２０．１３０のエミッタに所定の電流を流す定
電流源１５０が接続され、２個のトランジスタのエミッ
タ間が所定の容量値を有するコンデンサ１４０で結合さ
れ、２個のトランジスタのベースに互いに逆位相の信号
を入力して、トランジスタのコレクタから出力信号を得
るように構成する。

又、第１図（その２）において、トランジスタ２１０の
エミッタに所定の電流を流す定電流源２５０が接続され
、エミッタとアース間に所定の容量値を有するコンデン
サ２３０が付加され、ｌ・ランジスタのベースに信号を
入力して、トランジスタのコレクタから出力信号を得る
ように構成する。

〔作　用〕

第１図（その１）において、２個のトランジスタ１２０
．１３０のベースに互いに逆位相の信号が入力されると
、エミッタ電位も同様の変化をしようとする。しかし、
そこにコンデンサ１４０が接続されているため、電圧の
変化を起こすためには、コンデンサ１４０の充／放電時
間が必要となる。

今、一方のトランジスタ１２０の入力信号がＬｏレレベ
カら旧レベルに変化すると（他方のトランジスタ１３０
の入力信号は旧しベルからＬＯレレベニ変化する）、ト
ランジスタ１３０のエミッタ電位ばコンデンサ１４０の
蓄積電荷によりトランジスタ１２０の入力信号の変化分
だけ上昇し、トランジスタ１３０はオフとなる。コンデ
ンサ１４０は定電流源１５０に流れる電流により徐々に
放電し、放電終了時にトランジスタ１３０はオン状態に
移行する。この結果、放電中トランジスタ１２０には、
所定の定電流源１５０に流れる電流の２倍の電流が流れ
る。

トランジスタ１２０の入力信号がｌｌｉレベルからＬＯ
レレベに変化すると（他方のトランジスタ１３０の入力
信号はＬｏレベルからｌｉｔレベルに変化する）、逆に
トランジスタ１２０はオフとなり、トランジスタ１３０
には定電流源１５０による電流とコンデンサ１４０の放
電電流とで、所定の定電流源１５０に流れる電流の２倍
の電流がコンデンサ１４０の放電時間中流れる。放電終
了後は、それぞれのトランジスタには所定の定電流源１
５０に流れる電流が流れる。

定電流源１５０に流れる電流を■、コンデンサ１４０の
容量をＣ１入力信号の旧、Ｌｏレベル間の電圧をＶとす
ると、コンデンサ１４０の放電時間ｔは、次式で表され
る。

ｔ　＝　Ｃｘ　２Ｖ　／　１ この結果、定電流源の電流Ｉを調整することにより、ｔ
を所定の値に設定することが可能となる。

したがってタイミングクロックの周波数スペクトルを持
たないＮＲＺ信号から、その周波数スペクトルを持つ信
号を容易に作り出すことが可能となる。

次に第１図（その２）において、トランジスタ２１０の
ベースに信号が入力されると、エミッタ電位も同様の変
化をしようとする。しかし、そこにコンデンサ２３０が
接続されているため、電圧の変化を起こすためにはコン
デンサ２３０の充／放電時間が必要となる。

今、入力信号がＬｏレベルから旧レベルに変化するとく
コンデンサ２３０の充電方向）、トランジスタ２１０に
は充電電流が流れようとする。トランジスタ２１０はオ
ン状態のため、充電は比較的短時間で行われる。入力信
号が旧レベルからＬｏレベルに変化する時（コンデンサ
の放電方向）、トランジスタはオフとなるため、放電は
定電流源２５０によってのみ行われる。したがってＣ，
■及び■を上述の第１の発明の場合と同様に定義すると
、コンデンサ２３０の放電時間ｔは、 ｔ＝ＣＶ／Ｉ となる。定電流源２５０の電流Ｉを変化させることによ
り、ｔを変化させることができる。

負荷抵抗Ｒには、この電流変化がそのまま電圧信号とし
て現れる。

したがって１を所定の値に設定することにより、出力に
タイミングクロックのスペクトル成分を持たせることが
でき、これを狭帯域フィルタ等に入力することによりタ
イミングクロックを抽出することができる。

〔実施例〕

第２図は第１の発明の実施例の回路の構成を示すブロッ
ク図である。

第３図は第１め発明の実施例の動作を説明する図である
。

第４図は第２の発明の実施例の回路の構成を示すブロッ
ク図である。

第５図は第２の発明の実施例の動作を説明する図である
。

全図を通じて同一符号は同一対象物を示す。

第１の発明の実施例を示す第２図において、トランジス
タ（以下ＴＲと称する）　１２及び１３のベースに、第
３図に実線及び点線で示すＮＲＺの信号（ＩＮ）及びこ
れを反転した信号（ＩＮ）を加える。例えばＴＲ１３の
ベースにｌｌｉレベル（“１”）を入力した時ＴＩ？１
３はオンとなる。

次にＴＲ１２のベースに“１″を入力した時、ＴＲ１２
のエミッタも同じく電位■だけ上昇し、コンデンサ１４
を介してＴＲ１３のエミッタの電位■も第３図に一点鎖
線で丸く囲んで示すように電位■だけ上昇する。このた
めＴＲ１３はオフとなる。そしてＴＲ１３のコレクタか
らは第３図に点線で示す矩形波（ＯＵＴ）が出力される
。一方、ＴＲ１２は入力信号が“１″のためオンとなる
。

次にＴＲ１３のベースに“１”を入力した時、ＴＲ１３
のエミッタも電位Ｖだけ上昇し、コンデンサ１４を介し
てＴＲ１２のエミッタの電位■も第３図に一点鎖線で丸
く囲んで示すように電位■だけ上昇する。このためＴＲ
１２はオフとなる。そしてＴＲ１２のコレクタからは第
３図に実線で示す矩形波（ＯＩＩＴ）が出力される。

上記の動作を第３図に示すように繰り返す。尚、上記矩
形波のパルス幅ｔは、下記のようにして求められる。即
ち、例えばＴＲ１３がオフの時、ＴＲ１３のエミッタ電
位■は■だけ上昇し、コンデンサ１４に充電した電荷は
電流源を構成するＴＩ？１６に流れる電流Ｉにより、徐
々に放電する。そして放電終了時にＴＲ１３はオンに移
行する。

この結果、コンデンサ１４の両端の電圧変化分は２■と
なり、周知の式からｔ＝ＣＸ２Ｖ／Ｉが得られる。

尚、電流源を構成するＴＲ１５，１６のベースに加える
電圧を調整することにより、ｔの値を変えることができ
る。

上記ＴＲ１２，１３のコレクタの出力を、レベル変換と
周波数特性を良くするためのインピーダンス変換のため
のエミッタホロワ回路を構成するＴＲ１７，１８のベー
スにそれぞれ加え、ＴＲ１７，１８のエミッタからの出
力を波形折り返し回路１９に加える。そして入力パルス
の負の部分の波形の符号を反転して出力し、狭帯域フィ
ルタ２０に加えてタイミングクロック成分を得る。

次に第２の発明の実施例を表す第４図において、ＮＲＺ
の信号（ＩＮ）及びこれを反転した信号（ＩＮ）をＴＲ
２１及ヒ２２のベースに加える。例えばＴＲ２１のベー
スに旧レベル（“１″）の信号を加えると、ＴＲ２１は
オンとなり、可変電流源を構成するＴＲ２５，２６には
常時電流が流れているため第５図に示すようにコンデン
サ２３において比較的短時間に充電が行われる。

次にＴＲ２１のベースに加える信号がＬＯレベルＣＯ″
）に変化すると、ＴＲ２１はオフとなるためコンデンサ
２３に充電した電荷の放電は電流源を構成するＴＲ２５
によってのみ行われる。したがって放電時間ｔは、ｔ＝
ＣＶ／Ｉと求められる。ＴＩ？２５のベースに加える電
圧を変化させて電流Ｉを変化させることにより、ｔを変
化させることができる。上記動作を第５図に示す。

上記出力の矩形波は入力信号の立ち下がり部分でだけ得
られるため、立ち上がり部分ででも得るようにするため
、第４図に示すようにＴＲ２１に対向させてＴＲ２２を
設け、ＴＲ２２のベースにはＴＲ２１のベースに加えた
信号と逆位相の信号（ＩＮ）を加え、上述したＴＩ？２
１の動作と同様の動作を行うようにする。

ＴＲ２１，＆び２２のコレクタをＴＲ２７のエミッタに
接続しているのは、ＴＲ２１，２２に含まれる浮遊容量
が負荷の周波数特性に悪影響を与えるのを防ぐためであ
る。ＴＲ２７のコレクタからの出力を狭帯域フィルタ２
８に加えることにより、タイミングクロックを得る。

尚、上記ＴＲ，抵抗及びコンデンサ等は集積回路によっ
て作ることができる。

〔発明の効果〕

以上説明したように本発明によれば、調整操作が簡単な
タイミング抽出回路を集積回路を使用して作ることがで
きる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は第１の発明の実施例の回路の構成を示すブロッ
ク図、 第３図は第１の発明の実施例の動作を説明する図、 第４図は第２の発明の実施例の回路の構成を示すブロッ
ク図、 第５図は第２の発明の実施例の動作を説明する図、 第６図は一例の光信号受信回路の構成を示すブロック図
、 第７図は一例のタイミング回路の構成を示すブロック図
、 第８図は従来例の回路の構成を示すブロック図及びタイ
ムチャートである。 図において １２０．１３０．２１０はトランジスタ、１４０．２３
０はコンデンサ、 １５０．２５０は定電流源 Ｏ ■ ■

Claims (2)

【特許請求の範囲】
1. （１）対向する２個のトランジスタ（１２０、１３０）
   のエミッタに所定の電流を流す定電流源（１５０）が接
   続され、該２個のトランジスタのエミッタ間が所定の容
   量値を有するコンデンサ（１４０）で結合され、該２個
   のトランジスタのベースに互いに逆位相の信号を入力し
   て、該トランジスタのコレクタから出力信号を得るよう
   にしたことを特徴とするタイミングクロック抽出回路。
2. （２）トランジスタ（２１０）のエミッタに所定の電流
   を流す定電流源（２５０）が接続され、該エミッタとア
   ース間に所定の容量値を有するコンデンサ（２３０）が
   付加され、該トランジスタのベースに信号を入力して該
   トランジスタのコレクタから出力信号を得るようにした
   ことを特徴とするタイミングクロック抽出回路。