JPH0253975B2 - - Google Patents
Info
- Publication number
- JPH0253975B2 JPH0253975B2 JP7208085A JP7208085A JPH0253975B2 JP H0253975 B2 JPH0253975 B2 JP H0253975B2 JP 7208085 A JP7208085 A JP 7208085A JP 7208085 A JP7208085 A JP 7208085A JP H0253975 B2 JPH0253975 B2 JP H0253975B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- integration
- reference current
- calibration
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 71
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えば電圧電流測定等に利用されて
いる積分形AD変換器の改良に関する。
いる積分形AD変換器の改良に関する。
「従来技術」
積分形AD変換器は被測定信号（電圧信号電流
信号）を一定時間第１積分し、この積分電圧がゼ
ロに戻る方向に基準電流源から被測定信号と逆極
性の基準電流を与え第２積分を行なう。この第２
積分を行なつている時間を既知の周波数を持つク
ロツクパルスをカウンタによつて計測し、この計
測値を被測定信号のデイジタル値として得るAD
変換方式である。
信号）を一定時間第１積分し、この積分電圧がゼ
ロに戻る方向に基準電流源から被測定信号と逆極
性の基準電流を与え第２積分を行なう。この第２
積分を行なつている時間を既知の周波数を持つク
ロツクパルスをカウンタによつて計測し、この計
測値を被測定信号のデイジタル値として得るAD
変換方式である。
AD変換の精度を向上させる目的で第２積分の
終了後に第３積分及び第４積分を行なうマルチス
ロープ形のAD変換器が実用されている。
終了後に第３積分及び第４積分を行なうマルチス
ロープ形のAD変換器が実用されている。
第３図乃至第５図を用いて従来のマルチスロー
プ形AD変換器の構造及び動作について説明す
る。この例では三つの基準電流源１，２，３を有
し、これら基準電流源１，２，３によつて被測定
電圧VXを一定時間第１積分した後に、第２、第
３、第４積分まで行なうようにしたマルチスロー
プ形AD変換器の場合を示す。
プ形AD変換器の構造及び動作について説明す
る。この例では三つの基準電流源１，２，３を有
し、これら基準電流源１，２，３によつて被測定
電圧VXを一定時間第１積分した後に、第２、第
３、第４積分まで行なうようにしたマルチスロー
プ形AD変換器の場合を示す。
図中４はアナログ積分器を示す。このアナログ
積分器４の入力側に切替回路５が設けられる。切
替回路５は被測定電圧VXを抵抗器１３を通じて
電流信号iXに変換してアナログ積分器４に与える
状態と、第１基準電流源１の基準電流i1をアナロ
グ積分器４に与える状態と、第２基準電流源２の
基準電流i2をアナログ積分器４に与える状態と、
第３基準電流源３の基準電流i3をアナログ積分器
４に与える状態に切替る動作を行なう。
積分器４の入力側に切替回路５が設けられる。切
替回路５は被測定電圧VXを抵抗器１３を通じて
電流信号iXに変換してアナログ積分器４に与える
状態と、第１基準電流源１の基準電流i1をアナロ
グ積分器４に与える状態と、第２基準電流源２の
基準電流i2をアナログ積分器４に与える状態と、
第３基準電流源３の基準電流i3をアナログ積分器
４に与える状態に切替る動作を行なう。
切替回路５の具体的な構造としては一般に電界
効果トランジスタを用いたアナログスイツチ素子
SW1，SW2，SW3，SW4が用いられる。これらの
スイツチ素子SW1〜SW4はスイツチ駆動回路５Ａ
によつてオンオフ駆動される。スイツチ駆動回路
５Ａは例えばマイクロコンピユータによつて構成
される制御器６の指令によつて制御される。７は
この制御器６を所定の順序で動作させるためのプ
ログラムを収納したROMを示す。８は毎回の
AD変換値等を一時記憶するRAMを示す。９は
クロツクパルス源を示す。
効果トランジスタを用いたアナログスイツチ素子
SW1，SW2，SW3，SW4が用いられる。これらの
スイツチ素子SW1〜SW4はスイツチ駆動回路５Ａ
によつてオンオフ駆動される。スイツチ駆動回路
５Ａは例えばマイクロコンピユータによつて構成
される制御器６の指令によつて制御される。７は
この制御器６を所定の順序で動作させるためのプ
ログラムを収納したROMを示す。８は毎回の
AD変換値等を一時記憶するRAMを示す。９は
クロツクパルス源を示す。
アナログ積分器４の出力側には電圧比較器１１
を設け、この電圧比較器１１によつてアナログ積
分器４の積分電圧Ｖがゼロ点を通過する状態を検
出する動作を行なわせている。１２はクロツクパ
ルス源９のクロツクパルスPcを計数し、AD変換
値を得るためのカウンタを示す。
を設け、この電圧比較器１１によつてアナログ積
分器４の積分電圧Ｖがゼロ点を通過する状態を検
出する動作を行なわせている。１２はクロツクパ
ルス源９のクロツクパルスPcを計数し、AD変換
値を得るためのカウンタを示す。
（動作）
この回路構造において切替回路５は先ず被測定
電圧VXを選択し、抵抗器１３を通じてアナログ
積分器４に被測定電圧源VXから電流iXを与え、
この電流iXを第４図に示すように一定時間T1だけ
積分する。この積分状態を第１積分期間M1と称
す。第１積分終了後に切替回路５はスイツチ素子
SW1をオフにし、スイツチ素子SW2をオンに制御
して被測定電圧VXとは逆極性の電圧−V1を抵抗
器１４を通じて与え、第１基準電流i1をアナログ
積分器４に与え、第２積分期間M2に入る。第２
積分期間M2が開始されるとカウンタ１２はクロ
ツクパルス源９から与えられるクロツクパルスPc
の計数を始める。アナログ積分器４の積分電圧Ｖ
がゼロ点を通過すると電圧比較器１１がこれを検
出し、この検出直後の１個目のクロツクパルス
Pc1（第４図）に同期して第２積分動作を停止させ
る。このためにアナログ積分器４の積分電圧Ｖは
第４図に示すようにゼロ点からわずかな量だけ逆
極性の電圧に行過ぎる。
電圧VXを選択し、抵抗器１３を通じてアナログ
積分器４に被測定電圧源VXから電流iXを与え、
この電流iXを第４図に示すように一定時間T1だけ
積分する。この積分状態を第１積分期間M1と称
す。第１積分終了後に切替回路５はスイツチ素子
SW1をオフにし、スイツチ素子SW2をオンに制御
して被測定電圧VXとは逆極性の電圧−V1を抵抗
器１４を通じて与え、第１基準電流i1をアナログ
積分器４に与え、第２積分期間M2に入る。第２
積分期間M2が開始されるとカウンタ１２はクロ
ツクパルス源９から与えられるクロツクパルスPc
の計数を始める。アナログ積分器４の積分電圧Ｖ
がゼロ点を通過すると電圧比較器１１がこれを検
出し、この検出直後の１個目のクロツクパルス
Pc1（第４図）に同期して第２積分動作を停止させ
る。このためにアナログ積分器４の積分電圧Ｖは
第４図に示すようにゼロ点からわずかな量だけ逆
極性の電圧に行過ぎる。
この状態で切替回路５はスイツチ素子SW2をオ
フに戻し、スイツチ素子SW3をオンにする。この
切替動作によつてアナログ積分器４には第２基準
電流源２から第１基準電流i1とは逆極性の基準電
流i2が与えられ第３積分期間M3に入る。第３積
分期間M3ではアナログ積分器４の積分電圧は再
び逆向の方向に向つて変化する。積分電圧Ｖがゼ
ロ点を横切ると次のクロツクパルスPc2に同期し
て第３積分を終了する。第３積分が終了すると切
替回路５はスイツチ素子SW3をオフにし、スイツ
チ素子SW4をオンに制御する。この切替によつて
アナログ積分器４に第３基準電流源３から第３基
準電流i3が与えられる。第３基準電流源i3が与え
られることによつてアナログ積分器４の積分電圧
はゼロ点に向つて変化し、ゼロクロス点で第４積
分を終了する。
フに戻し、スイツチ素子SW3をオンにする。この
切替動作によつてアナログ積分器４には第２基準
電流源２から第１基準電流i1とは逆極性の基準電
流i2が与えられ第３積分期間M3に入る。第３積
分期間M3ではアナログ積分器４の積分電圧は再
び逆向の方向に向つて変化する。積分電圧Ｖがゼ
ロ点を横切ると次のクロツクパルスPc2に同期し
て第３積分を終了する。第３積分が終了すると切
替回路５はスイツチ素子SW3をオフにし、スイツ
チ素子SW4をオンに制御する。この切替によつて
アナログ積分器４に第３基準電流源３から第３基
準電流i3が与えられる。第３基準電流源i3が与え
られることによつてアナログ積分器４の積分電圧
はゼロ点に向つて変化し、ゼロクロス点で第４積
分を終了する。
第１基準電流i1と第２基準電流i2及び第３基準
電流i3の比をそれぞれ例えば１：１／10：１／
100のように設定し、第２積分期間M2ではカウン
タ１２の上位ビツトの入力端子にクロツクパルス
Pcを入力して計数させ、第３積分期間M3ではカ
ウンタの中位桁の入力端子にクロツクパルスPcを
与え、第３積分期間M4では更に下位桁ビツトの
入力端子にクロツクパルスPcを与えて計数させる
ことにより被測定電圧VXの値を下位の桁まで分
解能よくAD変換することができる。
電流i3の比をそれぞれ例えば１：１／10：１／
100のように設定し、第２積分期間M2ではカウン
タ１２の上位ビツトの入力端子にクロツクパルス
Pcを入力して計数させ、第３積分期間M3ではカ
ウンタの中位桁の入力端子にクロツクパルスPcを
与え、第３積分期間M4では更に下位桁ビツトの
入力端子にクロツクパルスPcを与えて計数させる
ことにより被測定電圧VXの値を下位の桁まで分
解能よくAD変換することができる。
「発明が解決しようとする問題点」
第３図に示した従来のマルチスロープ形AD変
換器において、第１、第２、第３基準電流源１，
２，３の各電流値が例えば１：１／10：１／100
のように正確にその比率が設定されていれば第
１、第２、第３積分期間M2，M3，M4で得られ
るデイジタル値は直線性に優れた精度の高いAD
変換値を得ることができる。
換器において、第１、第２、第３基準電流源１，
２，３の各電流値が例えば１：１／10：１／100
のように正確にその比率が設定されていれば第
１、第２、第３積分期間M2，M3，M4で得られ
るデイジタル値は直線性に優れた精度の高いAD
変換値を得ることができる。
ところで第１基準電流源１、第２基準電流源
２、第３基準電流源３の電流比が初期の値からず
れたとすると第２積分期間M2で得られるデイジ
タル値と第２積分期間M3で得られるデイジタル
値及び第３積分期間M4で得られるデイジタル値
には相互に誤差を含むものとなり精度が悪くなる
不都合が生じる。
２、第３基準電流源３の電流比が初期の値からず
れたとすると第２積分期間M2で得られるデイジ
タル値と第２積分期間M3で得られるデイジタル
値及び第３積分期間M4で得られるデイジタル値
には相互に誤差を含むものとなり精度が悪くなる
不都合が生じる。
第１基準電流源１と、第２基準電流源２及び第
３基準電流源３の各電流i1，i2，i3の値をそれぞ
れ直接測定することができればその比を求めて初
期の値に修正することができる。然し乍ら通常の
利用者が基準電流源１，２，３の各電流値を直接
測定し、その比が初期の設定値に一致しているか
否かを判定し、一致していないときは基準電流源
の各電流値i1，i2，i3を修正する如き作業を行な
うことは困難なことである。
３基準電流源３の各電流i1，i2，i3の値をそれぞ
れ直接測定することができればその比を求めて初
期の値に修正することができる。然し乍ら通常の
利用者が基準電流源１，２，３の各電流値を直接
測定し、その比が初期の設定値に一致しているか
否かを判定し、一致していないときは基準電流源
の各電流値i1，i2，i3を修正する如き作業を行な
うことは困難なことである。
このため本出願人は第１基準電流源１の第１基
準電流i1を一定時間第１積分し、この第１積分の
結果得られたアナログ積分器４の積分電圧がゼロ
に戻るまで第２基準電流源２の基準電流i2を第２
積分し、第１積分時間と第２積分時間の比から基
準電流i1とi2の比を求めその比の値を利用してAD
変換値を補正するように構成した積分形AD変換
器を提案している。
準電流i1を一定時間第１積分し、この第１積分の
結果得られたアナログ積分器４の積分電圧がゼロ
に戻るまで第２基準電流源２の基準電流i2を第２
積分し、第１積分時間と第２積分時間の比から基
準電流i1とi2の比を求めその比の値を利用してAD
変換値を補正するように構成した積分形AD変換
器を提案している。
この方式を採る積分形のAD変換器によれば基
準電流源の電流比が初期の状態からずれたとして
も自動的に補正が行なわれ常に正しいAD変換を
行なうことができる。
準電流源の電流比が初期の状態からずれたとして
も自動的に補正が行なわれ常に正しいAD変換を
行なうことができる。
然し乍らこの方式には次のような不都合が存在
する。つまり第１基準電流源１の基準電流i1を第
１積分し、第２基準電流源２の基準電流i2を第２
積分した場合、その電流比を第１積分時間と第２
積分時間の比によつて求めるためには第２積分時
間の終了はアナログ積分器４の積分電圧Ｖがゼロ
に戻つた時点にしなければならない。このため校
正モードでは第５図に示すように第２積分期間
M2の終了はアナログ積分器４の積分電圧がゼロ
に戻つた時点を検出し、第１積分時間Taと第２
積分時間Tbの比Tb／Taによつて第１基準電流i1
と第２基準電流i2の比i1／i2を求めている。つま
り電荷の平衡条件がi1Ta−i2Tb＝０であるから
i1／i2＝Tb／Taとなり、時間TaとTbをカウンタ
１２の計数値によつて知ることによりi1／i2を測
定することができる。
する。つまり第１基準電流源１の基準電流i1を第
１積分し、第２基準電流源２の基準電流i2を第２
積分した場合、その電流比を第１積分時間と第２
積分時間の比によつて求めるためには第２積分時
間の終了はアナログ積分器４の積分電圧Ｖがゼロ
に戻つた時点にしなければならない。このため校
正モードでは第５図に示すように第２積分期間
M2の終了はアナログ積分器４の積分電圧がゼロ
に戻つた時点を検出し、第１積分時間Taと第２
積分時間Tbの比Tb／Taによつて第１基準電流i1
と第２基準電流i2の比i1／i2を求めている。つま
り電荷の平衡条件がi1Ta−i2Tb＝０であるから
i1／i2＝Tb／Taとなり、時間TaとTbをカウンタ
１２の計数値によつて知ることによりi1／i2を測
定することができる。
然し乍らアナログ積分器４の積分電圧がゼロに
戻つたことを検出する電圧比較器１１は応答速度
が比較的遅いため、その遅れ時間が誤差として含
まれる不都合が生じる。つまり電圧比較器１１の
応答遅れ時間をTcとすると第２積分時間は第５
図に示すようにTb＋Tcとなり、時間Tcが誤差と
なる。
戻つたことを検出する電圧比較器１１は応答速度
が比較的遅いため、その遅れ時間が誤差として含
まれる不都合が生じる。つまり電圧比較器１１の
応答遅れ時間をTcとすると第２積分時間は第５
図に示すようにTb＋Tcとなり、時間Tcが誤差と
なる。
この発明の目的は電圧比較器１１の遅れ時間
Tcによる誤差を除去することができ、然も自動
的に修正を行なうことができる積分形AD変換方
式と積分形AD変換器を提供しようとするもので
ある。
Tcによる誤差を除去することができ、然も自動
的に修正を行なうことができる積分形AD変換方
式と積分形AD変換器を提供しようとするもので
ある。
「問題点を解決するための手段」
この発明では第１基準電流源の電流を異なる時
間で少なくとも二回積分し、それぞれの第１積分
に対して第２基準電流源の電流によつて第２積分
を二回行ない、二回の第２積分によつて得られた
時間値の差を求めることによつて電圧比較器の遅
れ時間Tcを除去した時間値を得るようにし、こ
の差の時間値と第１積分時間から第１基準電流と
第２基準電流の真の比を求める校正方法を提案
し、更にこの校正方法を用いた積分形AD変換器
を提供するものである。
間で少なくとも二回積分し、それぞれの第１積分
に対して第２基準電流源の電流によつて第２積分
を二回行ない、二回の第２積分によつて得られた
時間値の差を求めることによつて電圧比較器の遅
れ時間Tcを除去した時間値を得るようにし、こ
の差の時間値と第１積分時間から第１基準電流と
第２基準電流の真の比を求める校正方法を提案
し、更にこの校正方法を用いた積分形AD変換器
を提供するものである。
この発明によれば電圧比較器の応答遅れに伴な
つて発生する誤差を除去した正確な電流比を求め
ることができ、精度が高い校正を行なうことがで
きる。
つて発生する誤差を除去した正確な電流比を求め
ることができ、精度が高い校正を行なうことがで
きる。
「実施例」
第１図を用いてこの出願の第１発明である校正
方法について説明する。この発明による積分形
AD変換器の校正方法は第１基準電流源１の第１
基準電流i1によつて第１図に示すように互に時間
を異ならせて二回第１積分を行なう。図中V1は
一回目の積分動作時のアナログ積分器１１の積分
電圧波形、V2は二回目のアナログ積分器１１の
積分電圧波形を示す。この例ではTa2＝2Ta1とし
た場合を示す。
方法について説明する。この発明による積分形
AD変換器の校正方法は第１基準電流源１の第１
基準電流i1によつて第１図に示すように互に時間
を異ならせて二回第１積分を行なう。図中V1は
一回目の積分動作時のアナログ積分器１１の積分
電圧波形、V2は二回目のアナログ積分器１１の
積分電圧波形を示す。この例ではTa2＝2Ta1とし
た場合を示す。
一回目の校正用第１積分に対して第２基準電流
源２によつて校正用の第２積分を行なう。一回目
の第１積分時間をTa1、第２積分時間をTb1＋Tc1
とする。
源２によつて校正用の第２積分を行なう。一回目
の第１積分時間をTa1、第２積分時間をTb1＋Tc1
とする。
二回目の第１積分に対して第２基準電流源２に
よつて第２積分を行なう。この第１積分時間を
Ta2、第２積分時間をTb2＋Tc2とする。
よつて第２積分を行なう。この第１積分時間を
Ta2、第２積分時間をTb2＋Tc2とする。
二回の校正用AD変換動作により一回目の第２
積分時間（Tb1＋Tc1）と、二回目の第２積分時
間（Tb2＋Tc2）が得られる。Tc1＝Tc2とすれば
（Tb2＋Tc1）−（Tb1＋Tc1）となる。ここで第１積
分時間の関係を2Ta1＝Ta2としたから第２積分時
間の関係も2Tb1＝Tb2となる。
積分時間（Tb1＋Tc1）と、二回目の第２積分時
間（Tb2＋Tc2）が得られる。Tc1＝Tc2とすれば
（Tb2＋Tc1）−（Tb1＋Tc1）となる。ここで第１積
分時間の関係を2Ta1＝Ta2としたから第２積分時
間の関係も2Tb1＝Tb2となる。
よつて
（Tb2＋Tc1）−（Tb1＋Tc1）＝Tb1 …(1)
となる。第１式で得られた時間値Tb1は電圧比較
器１１の遅れ時間Tcを含まない値である。
器１１の遅れ時間Tcを含まない値である。
電荷平衡の関係から
−i1Ta1＋i2・Tb1 …(2)
であるからこの第２式から
i1／i2＝Tb1／Ta1 …(3)
が得られる。第３式において第１積分時間Ta1は
予め決めた一定時間であるから概知の値であり、
二回のAD変換動作によつて得られたAD変換値
（Tb1＋Tc1）と（Tb2＋Tc2）によつてTb1を第１
式から求めることによつて電流比i1／i2を求める
ことができる。
予め決めた一定時間であるから概知の値であり、
二回のAD変換動作によつて得られたAD変換値
（Tb1＋Tc1）と（Tb2＋Tc2）によつてTb1を第１
式から求めることによつて電流比i1／i2を求める
ことができる。
電流比i1／i2を予めＡ（Ａは例えば10100のよう
な値に選定する）と規定しておくことにより二回
の校正用AD変換動作により電流比i1／i2の規定値
Ａからのずれを求めることができる。よつてこの
電流比i1／i2が予め規定した値Ａとなるように例
えば第２基準電流源２の電流i2を修正することに
よつて正しいAD変換動作を行なうことができる
状態に補正することができる。
な値に選定する）と規定しておくことにより二回
の校正用AD変換動作により電流比i1／i2の規定値
Ａからのずれを求めることができる。よつてこの
電流比i1／i2が予め規定した値Ａとなるように例
えば第２基準電流源２の電流i2を修正することに
よつて正しいAD変換動作を行なうことができる
状態に補正することができる。
第２基準電流源２と第３基準電流源３の間の関
係も同様にして電流比i2／i3を求めることができ
る。この電流比i2／i3を予めＢと規定しておくこ
とによつて二回のAD変換動作から実際の電流比
i2／i3を求め、その結果から規定値Ｂからのずれ
を求めることができる。
係も同様にして電流比i2／i3を求めることができ
る。この電流比i2／i3を予めＢと規定しておくこ
とによつて二回のAD変換動作から実際の電流比
i2／i3を求め、その結果から規定値Ｂからのずれ
を求めることができる。
よつてこの発明による校正方法によれば電圧比
較器１１の応答遅れに伴なう誤差を含むことなく
正確な電流比i1／i2及びi2／i3を求めることがで
き、正しい校正を行なうことができる。
較器１１の応答遅れに伴なう誤差を含むことなく
正確な電流比i1／i2及びi2／i3を求めることがで
き、正しい校正を行なうことができる。
「第２発明の実施例」
この出願の第２発明では第２図に示すように、
例えば第２基準電流源２と第３基準電流源３に電
流補正手段を構成するDA変換器１７と１８を設
け、このDA変換器１７と１８にそれぞれ修正デ
ータを与えることによつて修正電流i4及びi5を与
え、この修正電流i4及びi5を与えることによつて
電流比i1／（i2＋i4）＝Ａ及び（i3＋i4）／（i3＋i5）
＝Ｂが満されるようにi4とi5を設定するように構
成したものである。
例えば第２基準電流源２と第３基準電流源３に電
流補正手段を構成するDA変換器１７と１８を設
け、このDA変換器１７と１８にそれぞれ修正デ
ータを与えることによつて修正電流i4及びi5を与
え、この修正電流i4及びi5を与えることによつて
電流比i1／（i2＋i4）＝Ａ及び（i3＋i4）／（i3＋i5）
＝Ｂが満されるようにi4とi5を設定するように構
成したものである。
尚校正モード時に第１基準電流源１の電流i1を
互に異なる所定時間で二回積分し、その積分電圧
がそれぞれゼロに戻るまで第２基準電流源２の電
流i2を積分し、この第２基準電流源２の基準電流
i2を積分している二つの時間を計時手段として動
作するカウンタ１２によつて求め、この二つの時
間値の差を求める演算手段と、 この差の時間値と第１基準電流を積分している
時間との比を求める演算手段と、 時間の比が予め規定した値と一致しているか否
かを判定し、不一致の場合規定値からのずれ量を
求める演算手段はマイクロコンピユータから成る
制御器６によつて構成される。
互に異なる所定時間で二回積分し、その積分電圧
がそれぞれゼロに戻るまで第２基準電流源２の電
流i2を積分し、この第２基準電流源２の基準電流
i2を積分している二つの時間を計時手段として動
作するカウンタ１２によつて求め、この二つの時
間値の差を求める演算手段と、 この差の時間値と第１基準電流を積分している
時間との比を求める演算手段と、 時間の比が予め規定した値と一致しているか否
かを判定し、不一致の場合規定値からのずれ量を
求める演算手段はマイクロコンピユータから成る
制御器６によつて構成される。
つまり二回の校正用AD変換動作によつて実際
の電流比i1／i2及びi2／i3を求め、この実際の電流
比によつて規定値Ａ及びＢからのずれ量を求め、
そのずれを修正する値を制御器６によつて算出
し、その算出した値をDA変換器１７及び１８に
与え、そのDA変換出力を抵抗器１９及び２０を
通じて第２基準電流源２及び第３基準電流源３の
電流i2とi3に加えて校正する。
の電流比i1／i2及びi2／i3を求め、この実際の電流
比によつて規定値Ａ及びＢからのずれ量を求め、
そのずれを修正する値を制御器６によつて算出
し、その算出した値をDA変換器１７及び１８に
与え、そのDA変換出力を抵抗器１９及び２０を
通じて第２基準電流源２及び第３基準電流源３の
電流i2とi3に加えて校正する。
このように構成することによつて例えば使用開
始毎に校正モードで動作させ、この校正モードに
おいて校正値をDA変換器１７と１８に与えて校
正することにより、常に正しいAD変換を行なう
ことができる。
始毎に校正モードで動作させ、この校正モードに
おいて校正値をDA変換器１７と１８に与えて校
正することにより、常に正しいAD変換を行なう
ことができる。
「発明の効果」
上述したようにこの出願の第１発明によれば電
圧比較器１１の応答遅れに伴なつて発生する誤差
を除去した正しい校正を行なうことができる。
圧比較器１１の応答遅れに伴なつて発生する誤差
を除去した正しい校正を行なうことができる。
またこの出願の第２発明によれば電圧比較器１
１の応答遅れによつて発生する誤差を除去した正
しい校正を自動的に行なうことができる。よつて
常に正しいAD変換動作を行なうAD変換器を提
供できる。
１の応答遅れによつて発生する誤差を除去した正
しい校正を自動的に行なうことができる。よつて
常に正しいAD変換動作を行なうAD変換器を提
供できる。
第１図はこの出願の第１発明の実施例を説明す
るための波形図、第２図はこの出願の第２発明の
実施例を説明するためのブロツク図、第３図は従
来技術を説明するためのブロツク図、第４図及び
第５図は従来の積分形AD変換器の動作を説明す
るための波形図である。 １：第１基準電流源、２：第２基準電流源、
３：第３基準電流源、４：アナログ積分器、５：
切替回路、５Ａ：スイツチ駆動回路、６：制御
器、７：ROM、８：RAM、９：クロツクパル
ス源、１１：電圧比較器、１２：カウンタ、１
７，１８：電流補正手段を構成するDA変換器。
るための波形図、第２図はこの出願の第２発明の
実施例を説明するためのブロツク図、第３図は従
来技術を説明するためのブロツク図、第４図及び
第５図は従来の積分形AD変換器の動作を説明す
るための波形図である。 １：第１基準電流源、２：第２基準電流源、
３：第３基準電流源、４：アナログ積分器、５：
切替回路、５Ａ：スイツチ駆動回路、６：制御
器、７：ROM、８：RAM、９：クロツクパル
ス源、１１：電圧比較器、１２：カウンタ、１
７，１８：電流補正手段を構成するDA変換器。
Claims (1)
- 【特許請求の範囲】 １ Ａ 被測定信号の量に比例した電流iXを予め
規定した一定時間第１積分すると共に、この第
１積分によつて得られた積分値に対して逆方向
に既知の第１基準電流i1によつて積分電圧がゼ
ロになるまで第２積分し、第２積分終了時点に
おいて積分電圧の行過ぎ量を上記第１基準電流
i1より所定の比率で小さい値を持つ第２基準電
流i2によつて逆向に積分電圧がゼロになるまで
第３積分し、第２積分時間値と、第３積分時間
値とによつて被測定信号の量をデイジタル値に
変換する構造の積分形AD変換器において、 Ｂ 校正モード時に上記第１基準電流源の電流i1
を既知の所定時間Ta1だけ第１積分して校正用
の第１積分電圧を得、この校正用の第１積分電
圧がゼロに戻るまで上記第２基準電流源の電流
i2を第２積分し、変換誤差値Tc1を含む校正用
の第２積分時間値Tb1＋Tc1を得ると共に、上
記第１基準電流源の電流i1を上記所定時間Ta1
の整数倍の時間Ta2＝NTa1で第１積分して校
正用の第１積分電圧を得、この校正用の第１積
分電圧がゼロに戻るまで上記第２基準電流源i2
を第２積分し、上記校正用の第２積分時間値
Tb1に含まれる変換誤差値Tc1とほぼ等しい変
換誤差値Tc2を含む校正用の第２積分時間値
Tb2＋Tc2を得、この二つの第２積分時間値Tb1
＋Tc1とTb2＋Tc2の差の値（Tb2−Tb1）を求め
て上記変換誤差値Tc1とTc2を相殺して変換誤
差値を含まないAD変換値（Ｎ−１）Tb1を求
め、上記第１基準電流源の電流i1とこれの積分
時間Ta1及び第２基準電流源の電流i2とこれの
積分時間（Ｎ−１）Tb1との関係式−i1・Ta1＋
i2・（Ｎ−１）Tb1により電流比Ａ＝i1／i2を求
め、この電流比Ａが予め規定した所定値となる
ように第１基準電流源又は第２基準電流源の電
流i1又はi2を調整し、この調整によつて正しい
AD変換を行なうことができるようにした積分
形AD変換器の校正方法。 ２ Ａ 被測定信号の量に比例した電流iXを予め
規定した一定時間第１積分すると共に、この第
１積分によつて得られた積分値に対して逆方向
に既知の第１基準電流i1によつて積分電圧がゼ
ロになるまで第２積分し、第２積分終了時点に
おいて積分電圧の行過ぎ量を上記第１基準電流
i1より所定の比率で小さい値を持つ第２基準電
流i2によつて逆向に積分電圧がゼロになるまで
第３積分し、第２積分時間値と、第３積分時間
値とによつて被測定信号の量をデイジタル値に
変換する構造の積分形AD変換器において、 Ｂ 校正モード時に上記第１基準電流源の電流i1
を既知の所定時間Ta1だけ第１積分して校正用
の第１積分電圧を得る積分器と、 Ｃ この校正用の第１積分電圧がゼロに戻るまで
上記第２基準電流源の電流i2を第２積分し、変
換誤差Tc1を含む校正用の第２積分時間値Tb1
＋Tc1を得る第１計時手段と、 Ｄ 第１基準電流源の電流i1を上記所定時間Ta1
の整数倍の時間Ta2＝NTa1で第１積分して校
正用の第１積分電圧を得る積分器と、 Ｅ この校正用の第１積分電圧がゼロに戻るまで
上記第２基準電流源の電流i2を第２積分し、上
記校正用の第２積分時間値Tb1に含まれる変換
誤差値Tc1とほぼ等しい変換誤差値Tc2を含む
校正用の第２積分時間値Tb2＋Tc2を得る第２
計時手段と、 Ｆ これら二つの第２積分時間値Tb1＋Tc1とTb2
＋Tc2の差の値（Tb2−Tb1）を求め、上記変換
誤差値Tc1とTc2を相殺して変換誤差値を含ま
ないAD変換値（Ｎ−１）Tb1を求める第１演
算手段と、 Ｇ 第１基準電流源の電流i1とこれの積分時間
Ta1及び第２基準電流源の電流i2とこれの積分
時間（Ｎ−１）Tb1との関係式―i1・Ta1＋i2・
（Ｎ−１）Tb1により電流比Ａ＝i1／i2を求める
第２演算手段と、 Ｈ この第２演算手段が算出した電流比Ａが予め
規定した所定値となるように第１基準電流源又
は第２基準電流源の電流i1又はi2を調整し、正
しいAD変換を行なわせるように校正する電流
補正手段と、 によつて構成した積分形AD変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208085A JPS61230521A (ja) | 1985-04-05 | 1985-04-05 | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208085A JPS61230521A (ja) | 1985-04-05 | 1985-04-05 | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230521A JPS61230521A (ja) | 1986-10-14 |
| JPH0253975B2 true JPH0253975B2 (ja) | 1990-11-20 |
Family
ID=13479074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7208085A Granted JPS61230521A (ja) | 1985-04-05 | 1985-04-05 | 積分形ａｄ変換器の校正方法及びこの校正方法を用いた積分形ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230521A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754911B2 (ja) * | 1988-05-09 | 1995-06-07 | 横河電機株式会社 | Ａ／ｄ変換器 |
| JP5174433B2 (ja) * | 2007-11-14 | 2013-04-03 | 株式会社タニタ | Ａｄ変換器及び秤 |
-
1985
- 1985-04-05 JP JP7208085A patent/JPS61230521A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61230521A (ja) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11248806A (ja) | 電量分析の手法を用いた電池の充電状態計測装置及び方法 | |
| JPS5948571B2 (ja) | アナログデジタル変換装置 | |
| US4939520A (en) | Analog to digital converter using an integrator having a partially controlled output signal | |
| US5014058A (en) | Method and arrangement for evaluating a measurable analog electrical quantity | |
| JPH0755588A (ja) | 温度検出器 | |
| US4901078A (en) | Variable duty cycle window detecting analog to digital converter | |
| JPH0253975B2 (ja) | ||
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| JPH04370769A (ja) | Ａ／ｄ変換器を用いた電圧・電流信号の補正方法 | |
| JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 | |
| JPS643376B2 (ja) | ||
| JPH04305168A (ja) | 電気量を誤差補正して測定する方法 | |
| JPS5948572B2 (ja) | アナログデジタル変換装置 | |
| JPH11108741A (ja) | 増幅器の温度零点補正装置 | |
| JPH0746067A (ja) | 電圧／周波数変換方法 | |
| JPH0331205B2 (ja) | ||
| JPH057781Y2 (ja) | ||
| SU1228279A1 (ru) | Способ функциональной подгонки преобразовател код-напр жение | |
| JPH018025Y2 (ja) | ||
| JPS6117300B2 (ja) | ||
| JPS57176828A (en) | Error compensation system for a/d convertor | |
| SU1397741A1 (ru) | Устройство дл измерени температуры | |
| JPH0758911B2 (ja) | 積分型ａ／ｄ変換器 | |
| JP2588304B2 (ja) | ジッタアナライザ | |
| JPH0336936Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |