JPH0253339A - Pseudo-synchronization preventing system - Google Patents

Pseudo-synchronization preventing system

Info

Publication number
JPH0253339A
JPH0253339A JP20559088A JP20559088A JPH0253339A JP H0253339 A JPH0253339 A JP H0253339A JP 20559088 A JP20559088 A JP 20559088A JP 20559088 A JP20559088 A JP 20559088A JP H0253339 A JPH0253339 A JP H0253339A
Authority
JP
Japan
Prior art keywords
signal
synchronization
pattern
pseudo
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20559088A
Other languages
Japanese (ja)
Inventor
Taketoshi Ogata
雄逸 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20559088A priority Critical patent/JPH0253339A/en
Publication of JPH0253339A publication Critical patent/JPH0253339A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To establish correct frame synchronization by deciding that a main signal is in a frame synchronizing condition when a first pattern signal to be extracted in a receiving side is coincident with a second pattern signal to be generated in the receiving side, deciding that the main signal is out of the frame synchronizing condition when the pattern signals are discordant, and executing synchronization feedback operation. CONSTITUTION:In a multiplexing means 30 in a transmitting side, the first pattern signal to be generated from a first pseudo-synchronization preventing pattern generating means 100 is inserted to stuff information for the main signal and transmitted. A signal reception processing means 50 in the receiving side detects the stuff information from the received signal and destuff information are prepared and sent. A second pseudo-synchronization preventing pattern generating means 200 is accessed by the destuff information and the second pattern signal is sent to a pseudo-synchronization deciding means 90. In the pseudo-synchronization deciding means 90, the exact position of a frame synchronizing pattern is grasped by comparing the first pattern signal, which is extracted from the received signal, and the second pattern signal and deciding the presence and absence of the coincidence. Thus, exact signal restoring can be executed.

Description

【発明の詳細な説明】 〔概 要〕 ディジタル無線装置における主信号のフレーム同期の擬
似同期防止方式に関し、 スタッフ情報中に挿入した擬似同期判定情報を用いて正
しいフレーム同期の確立を図るようにした擬似同期防止
方式を提供することを目的とし、送信側と受信側とに擬
似同期パターンとなる第1/第2のパターンを発生する
第1/第2の擬似同期防止パターン発生手段を設け、受
信側で抽出された第1のパターン信号が受信側で発生す
る第2のパターン信号と一致した場合は主信号がフレー
ム同期状態であると判定し、不一致の場合は主信号がフ
レーム同期外れ状態であると判定し、同期復帰動作を行
うように構成する。
[Detailed Description of the Invention] [Summary] Regarding a pseudo-synchronization prevention method for frame synchronization of main signals in digital radio equipment, the present invention attempts to establish correct frame synchronization using pseudo-synchronization determination information inserted into staff information. The purpose of this is to provide a pseudo synchronization prevention method, and the transmitting side and the receiving side are provided with first/second pseudo synchronization prevention pattern generating means for generating first/second patterns serving as pseudo synchronization patterns, and If the first pattern signal extracted on the receiving side matches the second pattern signal generated on the receiving side, it is determined that the main signal is in frame synchronization, and if they do not match, it is determined that the main signal is out of frame synchronization. The configuration is configured so that it is determined that there is such a synchronization, and a synchronization recovery operation is performed.

〔産業上の利用分野〕[Industrial application field]

本発明は、ディジタル無線装置における主信号のフレー
ム同期の擬似同期防止方式に関する。
The present invention relates to a method for preventing false synchronization of main signal frame synchronization in a digital radio device.

ディジタル伝送方式において、ディジタルハイアラーキ
の低い階位の複数の信号を多重化して送信する場合、ス
タッフ同期多重と周波数同期多重の2つの形態があり、
スタッフ同期多重は低速ディジタル信号のクロック周波
数が完全には一致してない場合に用いられる。
In digital transmission systems, when multiplexing and transmitting multiple signals at lower ranks of the digital hierarchy, there are two forms: stuff synchronous multiplexing and frequency synchronous multiplexing.
Stuffed synchronous multiplexing is used when the clock frequencies of low-speed digital signals do not completely match.

上述のような多重化信号のフレーム同期は所定パターン
をなすフレーム同期パルスを受信することによりフレー
ム同期処理を行っている。
Frame synchronization of the multiplexed signal as described above is performed by receiving frame synchronization pulses forming a predetermined pattern.

しかし、ディジタル無線装置等にあってはフレーム同期
パルス以外のパルスを含めたフレーム同期パターンにて
擬似同期することがあり、かかる擬似同期を確実に防止
することが主信号を正確・確実に送受信することに繋が
る。
However, in digital wireless devices, pseudo-synchronization may occur using a frame synchronization pattern that includes pulses other than frame synchronization pulses, and reliably preventing such pseudo-synchronization is the key to accurately and reliably transmitting and receiving the main signal. It leads to this.

〔従来の技術〕[Conventional technology]

第3図は従来例を説明するブロック図、第4図は多重化
信号のフレームフォーマットを説明する図をそれぞれ示
す。
FIG. 3 is a block diagram illustrating a conventional example, and FIG. 4 is a diagram illustrating a frame format of a multiplexed signal.

本例はディジタル無線装置の送信側と受信側の構成概要
を示し、第3図の左側が送信側を示し、右側が受信側を
示している。
This example shows an outline of the configuration of the transmitting side and receiving side of a digital radio device, with the left side of FIG. 3 showing the transmitting side and the right side showing the receiving side.

ディジタル無線装置の送信側の構成は、複数の入力信号
速度を所定速度のクロックのタイミングでタイミングを
取り直し、信号速度を変換する速度変換部1と、 速度変換部1で信号速度を変換するために挿入除去する
クロックパルスの内容をスタッフ情報として挿入したり
、ディジタル無線信号として送信するための各種処理を
施す信号処理回路2と、信号処理回路2で処理した複数
の送信信号を多重化する多重化部(以下MAX部と称す
る)3とを具備し、その他に送信側からディジタル無線
信号を所定無線周波数で送信するための送信アンテナA
、NT1を備えている。
The configuration of the transmitting side of the digital wireless device includes a speed converter 1 that converts the signal speed by retiming a plurality of input signal speeds using the clock timing of a predetermined speed; and a speed converter 1 that converts the signal speed. A signal processing circuit 2 that performs various processing to insert the content of the clock pulse to be inserted or removed as stuff information and transmit it as a digital radio signal, and a multiplexing circuit that multiplexes a plurality of transmission signals processed by the signal processing circuit 2. (hereinafter referred to as MAX section) 3, and a transmitting antenna A for transmitting digital radio signals from the transmitting side at a predetermined radio frequency.
, NT1.

一方、送信アンテナANTIから送信されたディジタル
無線信号を受信アンテナANT2で受けて、この受信信
号を処理するための構成としては、受信側に入力する複
数の入力信号を復号するための各種処理を施す信号処理
回路5と、受信アンテナANT2で受信した信号のフレ
ーム同期を取るフレーム同期部6と、 フレーム同期部6にてフレーム同期を取る時誤同期状態
を検出するため複数段の保護を取る保護回路8とを具備
している。
On the other hand, the configuration for receiving the digital radio signal transmitted from the transmitting antenna ANTI by the receiving antenna ANT2 and processing this received signal includes performing various processes for decoding a plurality of input signals input to the receiving side. A signal processing circuit 5, a frame synchronization unit 6 that performs frame synchronization of the signal received by the reception antenna ANT2, and a protection circuit that provides multiple stages of protection to detect an erroneous synchronization state when the frame synchronization unit 6 performs frame synchronization. 8.

送受信されるディジクル無線信号は第4図に示すように
複数のフレームが多重化されたものであり、各信号をサ
ブフレームとし、各サブフレームは主信号領域と同期パ
ターンビットやスタッフ情報等を挿入する制御ビット領
域(Cピント領域)とからフォーマットを構成している
The digital wireless signal to be transmitted and received is a multiplex of multiple frames as shown in Figure 4, and each signal is a subframe, and each subframe has a main signal area, and inserts synchronization pattern bits, stuff information, etc. The format consists of a control bit area (C focus area).

尚、制御ビット領域には伝送回線の品質情報。The control bit area contains transmission line quality information.

ディジタル無線中継局間の空中線の状態やデスタッフ処
理を行うためのスタッフ情報及び同期パターンビット等
が挿入される。
The state of the antenna between digital radio relay stations, stuffing information for performing destuffing processing, synchronization pattern bits, etc. are inserted.

これらの挿入処理は送信側の信号処理回路2で行い、こ
れらの抽出処理や検出処理は受信側の信号処理回路5で
行なわれる。
These insertion processes are performed by the signal processing circuit 2 on the transmitting side, and these extraction processes and detection processes are performed by the signal processing circuit 5 on the receiving side.

即ち、送信側の信号処理回路2は速度変換部lで付加挿
入したスタッフパルスの状況をスタッフ情報として制御
ビット領域に挿入し、信号処理回路2で処理した複数の
信号をMAX部3で多重化して送信アンテナANT1を
介して送信する。
That is, the signal processing circuit 2 on the transmitting side inserts the status of the stuff pulse additionally inserted by the speed converter l into the control bit area as stuff information, and multiplexes the plurality of signals processed by the signal processing circuit 2 in the MAX unit 3. and transmits via the transmitting antenna ANT1.

受信側の信号処理回路5ではこのスタッフ情報を検出し
、これをデスタッフ処理を行うためのデスタッフ情報を
送出すると共に、フレーム同期部6は受信した主信号に
対するフレーム同期処理を行う。
The signal processing circuit 5 on the receiving side detects this stuffing information and sends out destuffing information for destuffing it, and the frame synchronization section 6 performs frame synchronization processing on the received main signal.

尚、受信したフレーム同期パターンは複数段の保護を取
り、この時そのフレーム同期パターンが正常か否かを判
定する。
Note that the received frame synchronization pattern undergoes multiple stages of protection, and at this time it is determined whether or not the frame synchronization pattern is normal.

そして、フレーム同期パターンでない場合保護回路8か
ら同期を取り直すための制御信号をフレーム同期部6に
送出し、受信した主信号に対するフレーム同期処理をや
り直す。即ち、ハンチング動作を行う。
If the pattern is not a frame synchronization pattern, the protection circuit 8 sends a control signal for resynchronization to the frame synchronization unit 6, and redoes the frame synchronization process for the received main signal. That is, a hunting operation is performed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述のフレーム同期処理において、フレーム同期パター
ンが正規なフレーム同期パターンか否かの判定を複数段
の保護処理を行う保護回路8のもとに行うが、主信号中
にフレームビットと全く同じパターンが存在した場合、
上述の従来例ではフレーム同期が取れたと判定すること
になるため、正しい信号の復元が困難となり伝送品質を
大いに損なうことになると言う問題点がある。
In the above-mentioned frame synchronization processing, the determination as to whether or not the frame synchronization pattern is a regular frame synchronization pattern is performed based on the protection circuit 8 that performs multi-stage protection processing. If it exists,
In the conventional example described above, since it is determined that frame synchronization has been achieved, there is a problem in that it is difficult to restore a correct signal and the transmission quality is greatly impaired.

本発明は、スタッフ情報中に挿入した擬似同期判定情報
を用いて正しいフレーム同期の確立を図るようにした擬
似同期防止方式を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a pseudo-synchronization prevention method that uses pseudo-synchronization determination information inserted into stuff information to establish correct frame synchronization.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の詳細な説明するブロック図を示す。 FIG. 1 shows a block diagram illustrating the invention in detail.

第1図に示す本発明の原理ブロック図中の30は第1の
擬似同期防止パターン発生手段100から発生する第1
のパターン信号をスタ・7フ情報に挿入し主信号と多重
化する多重化手段であり、50は送信側から受信したデ
ィジタル多重化信号中からスタッフ情報を抽出し、これ
よりデスタッフ情報を作成・出力する信号受信処理手段
であり、 90は第2の擬似同期防止パターン発生手段200から
発生する第2のパターン信号と、受信した主信号から抽
出された第1のパターン信号との一致を比較判定する擬
似同期判定手段であり、100は主信号読み出しクロッ
クと主信号から再生又は作成されるクロックとの差によ
るパルスの不足分を補うために挿入付加した内容を示す
スタッフ情報に対応して発生するフレーム同期を取り直
すための制御信号によりアクセスされ、主信号送受信時
の擬似同期防止を図るためのパターン信号を発生する第
1の擬似同期防止パターン発生手段であり、 200は信号受信処理手段50からのデスタッフ情報に
より第1のパターン信号と同一内容を有する第2のパタ
ーン信号を発生する第2の擬似同期防止パターン発生手
段であり、 かかる手段をディジタル無線装置の送信側及び受信側に
具備することにより本課題を解決するための手段とする
30 in the block diagram of the principle of the present invention shown in FIG.
50 is a multiplexing means for inserting the pattern signal into the stuff information and multiplexing it with the main signal, and 50 extracts the stuff information from the digital multiplexed signal received from the transmitting side and creates destuff information from this. - Output signal reception processing means; 90 compares the second pattern signal generated from the second pseudo synchronization prevention pattern generation means 200 and the first pattern signal extracted from the received main signal; 100 is a pseudo synchronization determination means for determining, and 100 is generated in response to stuff information indicating contents inserted and added to compensate for the lack of pulses due to the difference between the main signal read clock and the clock reproduced or created from the main signal. 200 is a first pseudo-synchronization prevention pattern generating means that is accessed by a control signal for re-establishing frame synchronization and generates a pattern signal for preventing pseudo-synchronization during main signal transmission/reception; a second pseudo-synchronization prevention pattern generating means for generating a second pattern signal having the same content as the first pattern signal using destuffing information, and such means is provided on the transmitting side and the receiving side of the digital radio device. This is a means to solve this problem.

〔作 用〕[For production]

送信側の多重化手段30では主信号に第1の擬似同期防
止パターン発生手段100から発生する第1のパターン
信号をスタッフ情報に挿入して送信する。
The multiplexing means 30 on the transmitting side inserts the first pattern signal generated from the first pseudo-synchronization prevention pattern generating means 100 into the main signal into the stuff information and transmits it.

受信側の信号受信処理手段50は受信した信号中からス
タッフ情報を検出し、それによりデスタッフ情報を作成
し送出する。
The signal reception processing means 50 on the receiving side detects stuffing information from the received signal, creates and sends destuffing information based on the stuffing information.

第2の擬似同期防止パターン発生手段200はデスタッ
フ情報によりアクセスされ第2のパターン信号を擬似同
期判定手段90に送出する。
The second pseudo-synchronization prevention pattern generation means 200 is accessed by the destuff information and sends a second pattern signal to the pseudo-synchronization determination means 90.

擬似同期判定手段90では受信した信号から抽出した第
1のパターン信号と第2のパターン信号とを比較し、そ
の一致の有無を判定することよりフレーム同期パターン
の正確な位置を把握することが出来るため、より正確な
信号復元が可能となる。
The pseudo synchronization determining means 90 compares the first pattern signal and the second pattern signal extracted from the received signal and determines whether or not they match, thereby making it possible to grasp the exact position of the frame synchronization pattern. Therefore, more accurate signal restoration is possible.

〔実施例〕〔Example〕

以下本発明の要旨を第2図に示す実施例により具体的に
説明する。
The gist of the present invention will be specifically explained below with reference to an embodiment shown in FIG.

第2図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。
FIG. 2 shows a block diagram illustrating the invention in detail. Note that the same reference numerals indicate the same objects throughout the figures.

第2図に示す本実施例は第1図で説明した多重化手段3
0として、第3図で説明したのと同様な内容を有するM
AX部3a、 第1及び第2の擬似同期防止パターン発生手段100.
200として、正規なフレーム同期パターンを発生する
擬似同期防止パターン発生部100a、200a、 受信側の信号受信処理手段50として、第3図で説明し
たのと同様な内容を有する信号処理回路5a。
The present embodiment shown in FIG. 2 uses the multiplexing means 3 explained in FIG.
0, M having the same content as explained in FIG.
AX section 3a, first and second pseudo synchronization prevention pattern generation means 100.
200 is a pseudo-synchronization prevention pattern generating section 100a, 200a that generates a regular frame synchronization pattern, and a signal processing circuit 5a having the same content as that described in FIG. 3 serves as a signal reception processing means 50 on the receiving side.

擬似同期判定手段90として、擬似同期防止パターン発
生部200aから発生する擬似同期防止パターン(第2
のパターン信号に相当する)と、受信した信号中に含ま
れる擬似同期防止パターン(第1のパターン信号に相当
する)とを比較し、同一のものか否かを判定する擬似同
期判定部90aとで構成した例である。
The pseudo synchronization determination means 90 uses a pseudo synchronization prevention pattern (second
a pseudo-synchronization determination unit 90a that compares the pseudo-synchronization prevention pattern (corresponding to the first pattern signal) included in the received signal and determines whether they are the same. This is an example configured with

送信側では速度変換部lから送出されるスタッフ情報に
基づき、信号処理回路2a(但し、第3図で説明した信
号処理回路2に制御信号を送出する機能を付加したもの
)から擬似同期防止パターン発生部100aをアクセス
するための制御信号を出力し、擬似同期防止パターン発
生部100aから擬似同期防止パターンを発生させ、M
AX部3aに送出する。
On the transmitting side, based on the stuff information sent from the speed converter l, a pseudo synchronization prevention pattern is generated from the signal processing circuit 2a (however, the signal processing circuit 2 described in FIG. 3 has an added function of sending a control signal). outputs a control signal for accessing the generator 100a, generates a pseudo synchronization prevention pattern from the pseudo synchronization prevention pattern generator 100a, and
It is sent to the AX section 3a.

MAX部3aではこの擬似同期防止パターンをスタッフ
情報中のビットに挿入し、主信号と多重化して送信アン
テナANTIを介して受信アンテナANT2へ送信する
The MAX unit 3a inserts this pseudo-synchronization prevention pattern into bits in the stuff information, multiplexes it with the main signal, and transmits it to the receiving antenna ANT2 via the transmitting antenna ANTI.

受信側ではフレーム同期部6で受信した信号の同期を取
った後、受信信号を信号処理部5aで処理した時に検出
するスタ・ラフ情報に基づきデスタッフ情報を作成し、
それにより擬似同期防止パターン発生部200aをアク
セスして送信側と同一の原像同期防止パターンを発生さ
せる。
On the receiving side, after synchronizing the signals received by the frame synchronization unit 6, destuffing information is created based on the star/rough information detected when the received signal is processed by the signal processing unit 5a.
Thereby, the pseudo synchronization prevention pattern generating section 200a is accessed to generate the same original image synchronization prevention pattern as that on the transmitting side.

擬似同期防止パターン発生部200aからの擬似同期防
止パターンは擬似同期判定部90aへ送出され、受信し
たスタッフ情報中に挿入されている送信側からの擬似同
期防止パターンと比較し、その一致の有無を判定する。
The pseudo synchronization prevention pattern from the pseudo synchronization prevention pattern generation section 200a is sent to the pseudo synchronization determination section 90a, and is compared with the pseudo synchronization prevention pattern from the sending side inserted into the received staff information to determine whether or not they match. judge.

判定結果は空中線上での符号誤りの影響を防止するため
の保護回路8に出力され、保護回路8に予め格納してい
る複数の擬似同期防止パターンとも比較し、擬像同期状
態にあること判断すると保護回路8からフレーム同期を
取り直すための制御信号をフレーム同期部6へ送出し、
再びフレーム同期復帰(ハンチング)動作を行う。
The determination result is output to a protection circuit 8 for preventing the influence of code errors on the antenna, and is compared with a plurality of pseudo synchronization prevention patterns stored in advance in the protection circuit 8, and it is determined that pseudo synchronization is present. Then, the protection circuit 8 sends a control signal to the frame synchronization unit 6 to reestablish frame synchronization, and
The frame synchronization recovery (hunting) operation is performed again.

上述のように処理される擬似同期判定時間としては、例
えばスタッフ率が0.1の場合を考えると、これは正常
にフレーム同期が取れていると10マルチフレームに1
ビツトのスタッフビットが入ることになる。
As for the pseudo synchronization judgment time processed as described above, for example, if we consider a case where the stuffing rate is 0.1, this is 1 in 10 multiframes if frame synchronization is normally achieved.
This will contain the bit stuff bit.

そこで、10マルチフレームに1回の擬像同期防止パタ
ーンを比較することになるが、空中線上や伝送路上での
原像同期防止による誤りの影響を減らすためには、複数
回擬似同期防止パターンを比較する必要がある。
Therefore, pseudo-synchronization prevention patterns are compared once every 10 multi-frames, but in order to reduce the effects of errors due to original image synchronization prevention on the antenna or transmission path, pseudo-synchronization prevention patterns are compared multiple times. It is necessary to compare.

そのためには、数10マルチフレーム分の時間を必要と
するが、それでも正常にフレーム同期が取れるため、正
常にフレーム同期が取れなかった場合と比較すると擬似
同期判定時間は無視される程度である。
For this purpose, a time equivalent to several tens of multi-frames is required, but since frame synchronization can still be achieved normally, the pseudo synchronization determination time is negligible compared to the case where frame synchronization cannot be normally achieved.

尚、スタッフビット判定には制御ピッl−(Cビット)
に“H”を多重化し、これを多数決判定することでスタ
ッフビットの有無を判定している。
In addition, the control pin (C bit) is used for stuff bit determination.
The presence or absence of a stuff bit is determined by multiplexing "H" into the signal and making a majority decision.

例えば、制御ビット(Cビット)の5ビット中3ビット
以上が“H”の時、スタッフビット有と判定する315
多数決判定等である。
For example, when 3 or more bits out of 5 control bits (C bits) are “H”, it is determined that stuff bits are present (315)
This is a majority decision, etc.

そこで、ディジタル信号のランダム性を考慮すると、制
御ビット(Cビット)をスタッフビット有と判定する確
率は1/2となる。
Therefore, considering the randomness of the digital signal, the probability of determining that the control bit (C bit) has a stuff bit is 1/2.

即ち、5ビツトが取る得る値は25通りである。That is, there are 25 possible values for 5 bits.

その中で“H”の数が3つ以上となる回数は、“H”が
5つ−1通り、”H”が4つ−5通り、“H”が3つ−
10通りとなり、従って“H”が3つ以上は16通りと
なる。
Among them, the number of times the number of "H" is 3 or more is 5 "H" - 1 way, 4 "H" - 5 ways, and 3 "H" -
There are 10 ways, and therefore 16 ways when there are three or more "H"s.

よって、2’=32通り中16通りであり、1/2の確
率でスタッフビット有と判定することが出来る。上記は
2マルチフレームに1回の割合で擬似同期防止パターン
を比較することになる。
Therefore, 2'=16 out of 32 ways, and it can be determined that the stuff bit exists with a probability of 1/2. In the above, pseudo synchronization prevention patterns are compared once every two multiframes.

〔発明の効果〕〔Effect of the invention〕

以上のような本発明によれば、フレーム同期パターンと
同一の主信号中のパターンにて擬似同期することが確実
に防止される。
According to the present invention as described above, pseudo synchronization using the same pattern in the main signal as the frame synchronization pattern is reliably prevented.

1は速度変換部、 2.2a、5,5aは信号処理回路、 3.3aはMAX部、   6はフレーム同期部、8は
保護回路、     30は多重化手段、50は信号受
信処理手段、 90は擬似同期判定手段、90aは擬似
同期判定部、 100.200は第1/第2の擬似同期防止パターン発
生手段、 100a、 200aは擬似同期防止パターン発生部、
をそれぞれ示す。
1 is a speed conversion section, 2.2a, 5, 5a are signal processing circuits, 3.3a is a MAX section, 6 is a frame synchronization section, 8 is a protection circuit, 30 is a multiplexing means, 50 is a signal reception processing means, 90 90a is a pseudo-synchronization determination unit; 100.200 is a first/second pseudo-synchronization prevention pattern generation unit; 100a and 200a are pseudo-synchronization prevention pattern generation units;
are shown respectively.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の詳細な説明するブロック図、第2図は
本発明の詳細な説明するブロック図、第3図は従来例を
説明するブロック図、第4図は多重化信号のフレームフ
ォーマットを説明する図、 をそれぞれ示す。 図において、
FIG. 1 is a block diagram explaining the present invention in detail, FIG. 2 is a block diagram explaining the present invention in detail, FIG. 3 is a block diagram explaining the conventional example, and FIG. 4 is the frame format of the multiplexed signal. A diagram explaining , is shown, respectively. In the figure,

Claims (1)

【特許請求の範囲】 主信号読み出しクロックと主信号から再生又は作成され
るクロックとの差によるパルスの不足分を補うために挿
入付加した内容を示すスタッフ情報に対応して発生する
フレーム同期を取り直すための制御信号によりアクセス
され、主信号送受信時の擬似同期防止を図るためのパタ
ーン信号を発生する第1の擬似同期防止パターン発生手
段(100)と、 前記第1の擬似同期防止パターン発生手段(100)か
ら発生する第1のパターン信号を前記スタッフ情報に挿
入し該主信号と多重化する多重化手段(30)とをディ
ジタル無線装置を構成する送信側に設けると共に、 受信したディジタル多重化信号中から前記スタッフ情報
を抽出し、前記スタッフ情報に基づきデスタッフ情報を
作成・出力する信号受信処理手段(50)と、 前記信号受信処理手段(50)からの前記デスタッフ情
報によりアクセスされ前記第1のパターン信号と同一内
容を有する第2のパターン信号を発生する第2の擬似同
期防止パターン発生手段(200)と、 前記第2の擬似同期防止パターン発生手段(200)か
ら発生する前記第2のパターン信号と、受信した主信号
から抽出された第1のパターン信号との一致を比較判定
する擬似同期判定手段(90)とを前記ディジタル無線
装置を構成する受信側に設け、 前記受信側で抽出された前記第1のパターン信号が前記
受信側で発生する第2のパターン信号と一致した場合は
主信号がフレーム同期状態であると判定し、 不一致の場合は主信号がフレーム同期外れ状態であると
判定し、同期復帰動作を行うことを特徴とする擬似同期
防止方式。
[Claims] Re-establishing frame synchronization that occurs in response to stuff information indicating content inserted to compensate for the lack of pulses due to the difference between the main signal read clock and the clock reproduced or created from the main signal. a first pseudo-synchronization prevention pattern generation means (100) that is accessed by a control signal for generating a pattern signal for preventing pseudo-synchronization during main signal transmission/reception; A multiplexing means (30) for inserting the first pattern signal generated from the first pattern signal (100) into the stuff information and multiplexing it with the main signal is provided on the transmitting side constituting the digital radio device, and the received digital multiplexed signal a signal reception processing means (50) for extracting the stuffing information from therein and creating and outputting destuffing information based on the stuffing information; a second pseudo-synchronization prevention pattern generation means (200) that generates a second pattern signal having the same content as the first pattern signal; and a second pseudo-synchronization prevention pattern generation means (200) that generates a second a pseudo synchronization determination means (90) for comparing and determining whether or not the pattern signal matches the first pattern signal extracted from the received main signal; If the extracted first pattern signal matches the second pattern signal generated on the receiving side, it is determined that the main signal is in frame synchronization, and if they do not match, it is determined that the main signal is out of frame synchronization. A pseudo-synchronization prevention method is characterized in that it determines that there is a synchronization and performs a synchronization recovery operation.
JP20559088A 1988-08-18 1988-08-18 Pseudo-synchronization preventing system Pending JPH0253339A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20559088A JPH0253339A (en) 1988-08-18 1988-08-18 Pseudo-synchronization preventing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20559088A JPH0253339A (en) 1988-08-18 1988-08-18 Pseudo-synchronization preventing system

Publications (1)

Publication Number Publication Date
JPH0253339A true JPH0253339A (en) 1990-02-22

Family

ID=16509401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20559088A Pending JPH0253339A (en) 1988-08-18 1988-08-18 Pseudo-synchronization preventing system

Country Status (1)

Country Link
JP (1) JPH0253339A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256326B1 (en) 1998-02-24 2001-07-03 Fujitsu Limited Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256326B1 (en) 1998-02-24 2001-07-03 Fujitsu Limited Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system

Similar Documents

Publication Publication Date Title
US4876686A (en) Fault detection signal transmission system
JPH0253339A (en) Pseudo-synchronization preventing system
EP1109339B1 (en) Data transmission and reception system, data transmitter and data receiver
US6577647B1 (en) Synchronization system and method, and recording medium
US5228037A (en) Line interface for high-speed line
US5602859A (en) Start-stop synchronous communicating method capable of correcting improper synchronization and system using the same
JPH08186554A (en) Time division multiplex transmitter and decoding circuit
JPH0614640B2 (en) Frame synchronization circuit
JP2727778B2 (en) High-speed line termination circuit
JPH11239121A (en) Digital communications equipment
JP2944322B2 (en) Data multiplexer
JPH0221183B2 (en)
JPS6231229A (en) Repeater
JP2658927B2 (en) Multiplex transmission method and apparatus
JPH0661965A (en) Synchronism control system
JPS592461A (en) Virtual synchronism preventing system
JPH03183231A (en) Pseudo-synchronization prevention circuit
JPH08163069A (en) Multiplex converter
JPH01225247A (en) System for generating pn pattern to prevent pseudo-synchronization
JPH01112837A (en) Sub-signal synchronism detecting circuit
JPH05336101A (en) Frame synchronization method in data transmission
JPH05211499A (en) Frame synchronizing circuit
JPH0537482A (en) Independent synchronizing data transfer system
JPH0795193A (en) Frame syncronization system in data multiplexer
JPH06284102A (en) Frame synchronization circuit